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THIS HAKES HE THINK
(UNDER THE PRETEXT OF A WELCOMING ADDRESS)
F . VAJDA
Central Research Institute for Physics őf the Hungarian 
Academy of Sciences, Budapest, Hungarv
Having the unusual opportunity of opening this winter school, 
please allow me to introduce a few thoughts of mine regarding 
its topics.
The main purpose of our winter school is to facilitate the 
international flow of information among the participating 
socialist countries in the field of
- microprogramming and
- microprocessing (in other words: microprocessor 
applications.)









- distributed computing and multimicroprocessor system
- integrated hardware-firmware-software design.
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- brainware (We are particularly strong in this field!)
We are to have a separate section of the school devoted to 
application aids (developing tools and methods); because there 
is no system development without a development system. We have 
to change today's situation when microprocessor programming 
is like printing before Gutenberg.
First of all a few definitions are shown to have a "common 
vocabulary" .
A microprocessor is the central processing unit of a small 
computer implemented on one or a few LSI chips.
The computer based on a microprocessor is a microcomputer.
Microprogramming is the design of the control function of a 
processing system as a sequence of control signals which are 
organized into words (called microinstructions) and stored in 
a control memory.
A system is microprogrammed if this control function is implemented 
in this way and microprogrammable if the control function can be 
changed by the user.
An emulator is a microprogrammed system which copies another 
system.
Considering components3 development, Texas Instruments VLSI 























Texas Instruments VLSI schedule.
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Regarding VLSI "mathematics", the general rules are as follows
(see F i g . 2 . )
- Number of elements doubles every year (The so called 
"Moore-Nayce rule" )
- Chip size increases slowly with time; therefore, element 
size must decrease.
- Chip power dissipation must remain constant; therefore, 




Considering now the two main topics i.e. microprocessors and 
microprogramming and the interaction between them we find that 
the greatest impact of microprocessors on microprogramming so 
far is in the implementation if microprogrammed systems with 
bit-sliced microprocessors.
In the field of bit-sliced processor applications the most 
important areas of interest are:
- Emulation of existing minicomputers (e.g. NOVA, PDP-11, 
Intel 8080, Interdata 7/16 etc.)
Difficulties in implementation:
- Complex bus Structure
- I/O systems
- High speed controllers for
- process control systems
- video displays
- communication etc.
A microprogrammed system without arithmetic capability 
oriented toward control applications is called a micro­
controller. An LSI sequencer together with a micropro­
gram memory and some other elements may do the job alone.
- Special-purpose computing elements. The current and 
potential applications are as follows.
- Signal processing, e.g. filtering, transformation, 
statistical analysis etc.
- Simulation, e.g. direct execution of simulation language
- Video processing.
There is a new tendency in microprogrammable universal computers 
the so-called flexible architecture (e.g. Nanodata Q-l with many 
independent buses which can be configurated in order to meet 
particular needs). This tendency leads to a new category and 
brought to life the universal host as a research and development 
tool. We shall refer to its application as emulative support.
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The applications of a universal host computer by the manufacturer 
can be
- in the development of new microprocessors.
The manufacturer could easily experiment with different archi­
tectures, design instruction sets, and emulate existing machines. 
It is a flexible hardware and software tool.
- Developing new I/O chips to be used with microprocessors.I
In many cases the latest chips are even more complex than the 
processors with which they work. These chips themselves may be 
microprogrammed. Therefore the universal host could be a tool 
in the design of such chips - as programmable interfaces, single- 
-chip peripheral controllers - and could support their micropro­
gramming.
- Developing System Software for microprocessors.
In this case the system software could be written using the 
universal host and would not depend on the availability or 
performance of the processor itself.
Application of the universal host computer by the user:
Advantages are the same as for the manufactures, among other 
things these are experimentation with different architectures 
and instruction sets, rapid development of software and emula­
tion of existing machines. The user of microprogrammable pro­
cessors can develop microprograms and essential system software 
on the universal host. It can be used as a single development 
tool for many different processors and can benchmark different 
devices. It is very useful for the development and design of 
custom LSI.
There is also a new offspring o'f merging hardware and software, 
the SSS (Sol-id State Software). This is a new methodology for 
developing reliable and efficient application programs for 
microprocessors. It means low cost, off-the-shelf operational
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and support software in ROMS. Operational subroutines are 
eqvivalent to LSI building blocks. They reduce the programmers 
burden, requiring only linking modules. Today's microprocessor 
architectures contain an important feature that has a strong 
impact on this design strategy. This feature is an external 
address stack which is managed in hardware, via a stack pointer 
register and the CALL and RETURN instructions within the proc­
essor's instruction set. Use of the stack for program results 
in a lot of work being performed at a reasonably low price.
Finally, dealing only very shortly with the many possible conse­
quences of using microprocessors3 we refer to Fig.3 which covers 
a wide range of overlapping areas affecting individuals and 
society.
I am very pleased to velcome you here in Szentendre and wish 
you a succesful and pleasant time both on my behalf and on the 
behalf of the organizing committee.
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ВЛИЯНИЕ ВЫСОКОРАЗВИТОЙ МИКРОЭЛЕКТРОННОЙ СХЕМНОЙ 
ТЕХНОЛОГИИ НА СОЗДАНИЕ МНОГОПРОЦЕССОРНЫХ СИСТЕМ
Г. Сальцманн
НП Роботрон, научно-исследовательский центр
Прогрессивное развитие микроэлектронной схемной техноло­
гии в связи с новыми потребностями и привычками пользователя 
существенно может влиять на будущие поколения ЭВМ. Использова­
ние больших интегральных схем /БИС/ требует модульной органи­
зации функций системы и приводит к новым принципам проектиро­
вания. При этом многопроцессорные и многомашинные системы на 
базе микропроцессоров могут играть большую роль. Настоящий 
уровень характеризуется концепцией и опробованием ряда новых 
решений, в результате которых стандартное решение до сих пор 
не могло быть получено. На основе еще решаемых вопросов, 
включая вопрос обеспечения совместимости с существующей 
вычислительной техникой в эксплуатации, краткосрочных принци­
пиальных изменений в области универсально используемых ЭВМ 
средней и высокой производительностью не ожидается.
1. Введение
С возможностью использования микроэлектронной схемой 
технологии, позволяющей очень высокую степень интеграции и 
низкие затраты на элемент, за минувшие годы начал процесс, 
который в будущем, гыть может, рассматривается как качествен­
но новый этап в области реализации и использования техничес-
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ких средств ЭВМ. Как показывается, микроэлектроника не только 
оказывает воздействие на дальнейший научно-технический прог­
ресс в народном хозяйстве, но она также будет влиять на об­
щественное развитие.
Одно направление этого процесса уже ясно вырисовывается. 
Все в большем объеме находят применение мини ЭВМ и техничес­
кие средства ЭВМ в совершенно новых сферах, как например, 
в устройствах децентрализованного управления и обработки для 
множества устройств и оборудований, включая потребительские 
товары.
Менее очевидными, однако, являются возможные воздействия 
на традиционные классы универсальных малых и больших ЭВМ. Счи 
тается, что использование больших интегральных схем в этой 
сфере также может приобрести большое значение. Для рассмотре­
ния возможных направлений развития вычислительной техники мы 
считаем такую исходную точку особенно пригодной, причем дру­
гие коэффициенты влияния не остаются без внимания.
2. О развитии схемной технологии
Настоящее состояние развития БИСов по п-МОП-технологии 
характеризуется степенью интеграции 10.000 + 20.000 транзис- 
торов/чип. Это позволяет, что в одну схему могут быть включе­
ны 8-разрядный микропроцессор с высокой производительностью 
и тактовой частотой более 2 Мгц., память 8 Кбит или 16 Кбит 
или даже микро-ЭВМ с центральным процессором, входные и выход 
ные каналы и некоторая память для 8-разрядной обработки. 
Международно предполагается, что теперешнее развитие постоян­
ного повышения степени интеграции за счет совершенствования 
технологий и повышения скорости переключения, уменьшения по­
требления мощности и стоимости будут продолжаться. При этом 
большую роль будет играть переход к новым методам структури­
рования. Используемый в настоящее время метод фотолитографии 
позволяет изготовление структурных элементов шириной прибли-
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зительно 1 мкм. Это является границей, установленной длиной 
световых волн. С применением электроннолучевой литографии 
расчитывают получить не менее десятикратного меньшего значения. 
На основе более новых прогнозов /2/ для развития степени интег­
рации выделяются следующие этапы:
Сроки Степень интеграции транзисторы/чип Параметры схемы
1976/77 1 + 2 X 104 8-разрядный центральный 
процессор или 8-разряд- 
ная микро-ЭВМ на одном 
чипе
1979 105 16-разрядный центральный 
процессор с памятью и 
входными и выходными ка­
налами
1984 10б 32-разрядный центральный 
процессор с памятью 
64 Кбит.
На основе процесса бывшего развития микроэлектроники 
нет повода для игнорирования таких прогнозов. Уже теперь име­
ются в распоряжении 16-разрядные микропроцессоры или 1б-раз- 
рядные ЭВМ на одном чипе; получено сообщение о появлении на 
рынке дальнейших процессоров /4/, /5/. Целью является достиже­
ние производительности процессора, отвечающей производитель­
ности типа pdp 11 серии 40. Здесь поднимается принципиальный 
вопрос о том, как использовать эти технологические возможнос­
ти для средней и высокой техники и для универсальных машин.
3. Некоторые вопросы проектирования ЭВМ на базе БИСов
Специфика БИСов требует некоторых новых предпосылок для
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проектирования процессоров, тесно связанных с требованиями 
пользователя к новым системам. Существенным влиянием на стра­
тегию проектирования и создание новых структур и архитектур 
являются следующие аспекты:
1. С одной стороны, современная полупроводниковая техника поз­
воляет высокую и все больше повышающуюся степень интеграции 
С другой стороны, число внешних присоединений, т.е., число 
вводов сигналов в интегральную систему из-за технологичес­
ких причин очень ограничивается, в настоящее время - на
^0 t 70. В связи с этим, только те функциональные единицы 
/блоки/ интегрируемы, которые доступны в кодированном виде 
по малому числу сигнальных проводов.
Эти условия требуют модульной организации ЭВМ, разделен­
ной, по возможности, на законченные субкомплексы. Такими 
функциональными комплексами, например, являются процессоры /с 
системной программой/, модули памяти или логические блоки 
интерфейса, коммуникация которых должна проводиться с помощью 
соединительной системы. Таким образом, специфика техники БИС 
приводит к созданию многопроцессорных систем с возможностью 
лучшей деконцентрации функций системы. С точки зрения эксплуа­
тации, этим даны предпосылки улучшения прозрачности системы и 
достижения более высокой гибкости при приспособлении /адапта­
ции/ к задачам, а также расширяемости за счет переоснащения.
2. С увеличивающейся степенью интеграции повышается комплект­
ность /сложность/ схемы с тенденцией специализации. Повы­
шаются основные затраты на проектирование и разработку схе­
мы и уменьшается количество изделий на единицу устройств.
В экстремальном случае все основные функции ЭВМ могут быть 
размещены на одном чипе. Поскольку речь не идет об использо 
вании схем крупных серий, выводом из этого является задача 
оптимизации с целью достижения соответствующей степени уни­
версальности набора схем. На основе малого, по возможности, 
числа типов схем следует обеспечить экономичное производ­
ство схем в больших количествах.
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Это противоречие между тенденцией специализации и требо­
ваниями универсальности также приводит к модульной организации 
функций системы с названными в п. 1 последствиями, причем раз­
личные функции могут быть реализованы соответствующим програм­
мированием аппаратных модулей, т.е. процессоров.
3. Экономичное производство БИСов /массовое производство 
функциональных элементов в одном процессе/ уже сегодня 
обеспечивает малые затраты на.одну логическую функцию.
Путем лучшего освоения технологии и повышения плотности 
функций эти затраты все больше уменьшаются. Из этого вытекает 
экономическая необходимость использования БИСы, изготовляемые 
с помощью таких технологических процессов или технологий, ко­
торые требуют малого количества производственных шагов /опера­
ций и позволяющих высокую плотность упаковки. Одновременно из­
меняются пропорции затрат между компонентами вычислительной 
системы и этим - действительные до сих пор принципы проектиро­
вания. В связи с тем, что имеется достаточная дешевая мощность 
ЭВМ, ее максимальное пользование все же не стоит на переднем 
плане. Однако необходимым является обеспечивать наилучшее ис­
пользование остальных ресурсов системы /накопителей, перифе­
рий/ и уменьшить затраты на разработку системных программ.
Эти аспекты также способствуют созданию многопроцессорных 
структур за счет использования относительно дорогих ресурсов 
системы некоторыми процессорами.
Схемная база, требующая меньших затрат, является предпо­
сылкой все большей работы с резервом, а также уменьшить объем 
и степень сложности машинно-ориентированного матобеспечения. 
Возможности для этого вытекают из уменьшения организационных 
затрат внутри системы, из децентрализации и из перевода функ­
ций системы, исполнение которых до сих пор преимущественно 
блоки /модули/ с программируемой памятью. Это, однако, требует 
организации многопроцессорного режима на основе новых програм­
мных средств.
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С точки зрения эксплуатации, экономия схемотехники на ба­
зе БИСов приводит к улучшению соотношения производительность/ 
цена и открывает возможные пути к системам, допускающим отка­
зы, а также к лучшему обслуживанию ЭВМ, например, за счет ши­
рокого использования средств коммуникации и использования язы­
ков программирования более высокого уровня.
Этим мы констатируедо развитие условий, взаимодействующих 
на изменение архитектуры и структуры ЭВМ. Наряду с эксплуата­
ционными /пользовательскими/ требованиями значительное влия­
ние, преимущественно, имеют технологические возможности в 
связи с экономическими факторами.
4. Некоторые возможности использования многопроцессорных и 
многомашинных структур на базе микропроцессоров
4.1. Повышение производительности и ее приспособление в орга­
низации параллельной работы
Организация параллельной работы некоторых процессоров 
позволяет, при наличии соответствующей схемной базы и данной 
границы затрат, повысить производительность системы по сравне­
нию с однопроцессорной системой, или за счет соответствующей 
конфигурации приспособить ее к требованиям пользователя.
Целесообразной является классификация по функциям и за­
дачам /см. рис. 1/, хотя здесь не во всяком случае достигает­
ся ясное ограничение.
В случае функционально-разделенных систем проводится спе­
циализация функций системы на некоторых процессорах, сохраняя 
режим последовательной обработки команд. В связи с тем, что в 
настоящее время программы разрабатываются, преимущественно, 
для последовательной обработки, такие системы могут использо­
ваться универсально. Например, может быть проведено разделе­
ние работ между процессорами для управления, обработки, вво-
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да/вывода, технического обслуживания и диагностики.
В случае разделенных на задачи систем организуется парал 
лельная /одновременная/ обработка последовательного параллели 
зованного алгоритма или программы на некоторых процессорах с 
целью повышения пропускной способности системы. Универсальное 
использование таких структур связано с автоматическим разделе 
нием программы на параллельно обрабатываемые секции на этапе 
компиляции. Для специальных случаев применения /например, в 
области управления технологическими процессами/ параллельная 
работа организуется программистом или структура системы прямо 
выводится из алгоритма решения одного класса проблем /напри­
мер, для задач вычислительной математики/.
На практике по функциям и по задачам не редко проводится 
в смешанном виде.
4.2. Системы допускающие отказы
Многомикропроцессорные структуры также могут являться ос 
новой реализации систем, допускающих отказы, необходимые в 
случае высоких требований к надежности. Эти структуры с "мяг­
ким поведением отказа" представляют собой экономическую аль­
тернативу к двойным и тройным системам. Соответствующая мо­
дульная организация системных функций, аппаратные и програм­
мные средства и упорядочивание приоритета в связи с эффектив­
ными мерами диагностики позволяют в случае неисправности со­
хранение работоспособности системы, в необходимом случае так­
же с пониженной производительностью.
4.3. Децентрализованная обработка
Для различных случаев применения, например, для термина­
лов или комплексов цифрового управления, типичными являются 
относительно автономные подсистемы, связанные с ведущей ЭВМ.
С целью упрощения организации системы, ограничения затрат на
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аппаратуру /линии/ передачи информации и повышения надежности 
системы возможным является переводить некоторые процессы обра­
ботки на подсистемы. Экономической основой для этого также 
являются дешевые микропроцессоры. В связи с тем, что управля­
емые ведущей ЭВМ интеллектуальные подсистемы только "слабо" 
соединены друг с другом, такой комплекс может считаться много- 
машынной системой.
4.4. Состояние в настоящем
Использование многопроцессорных систем и соединение ма­
лых и больших ЭВМ для создания многомашинных комплексов в об­
ласти электронной обработки данных не являются новостью.
В международных масштабах, однако, за минувшие годы в 
возрастающей степени были спроектированы и опробованы системы 
на базе микропроцессоров во многих вариантах. Они, преимущест­
венно, служат для исследования принципов решения и частичных 
проблем; коммерческого значения, однако, эти системы до сих 
пор не могли приобрести.
Несмотря на то, что определенные элементы уже используют­
ся, как например,
- шина, работающая с разделением времени как соединитель­
ная система;
- коммуникация через общую память для быстродействующего 
обмена данными;
- относящиеся к процессорам накопители для разгрузки шины 
и сокращения времени ожидания ВМ;
- принцип "мастер-слейв" /Master-Slave/ для проведения 
обмена данными,
стандартные решения для многопроцессорных систем до сих пор 
не были получены.
В случае системы "слабого или нежесткого" соединения 
ситуация немного другая. На рынке появились первые изделия.
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предназначенные для режима "мастер-слейв" /5/.
При оценке данной ситуации следует учесть, что широкое 
введение новых архитектур ЭВМ для универсального использова­
ния также предполагает обеспечение совместимости с существую­
щим поколением /генерацией/, по крайней мере на уровне прик­
ладных программ. В связи с этим следует отметить, что теорети­
ческих основ, вспомогательных средств и эмпирических данных 
для проектирования многопроцессорных систем, в особенности для 
определенных целей использования, еще мало. Это касается почти 
всех частичных проблем, как
- проектирования и оптимизации архитектуры и структуры;
- моделирования, описания системы и имитации;
- модульной организации, специализации функций на функцио­
нально разделенные системы и конфигурации интерфейса;
- сети связи;
- операционных систем;
- разделения программы на параллельно обрабатываемые сек­
ции; языков программирования, поддерживающих параллель­
ную обработку;
- динамического структурирования, самодиагностики и рекон­
фигурации;
- использования аппаратных средств для уменьшения объема 
и сложности машинно-ориентированного матобеспечения;
- прямой интерпретации языков более высокого уровня;
- обеспечения совместимости;
- оценки производительности и эффективности;
- создания наборов БИС для многопроцессорного и многомашин­
ного режима.
Эта ситуация требует интуитивного и широкого ориентиро­
ванного на проблему подхода. Для того, чтобы полностью исполь­
зовать все возможности высокоразвитой микроэлектронной схемой 
технологии для перспективной вычислительной техники, надо еще 














Рис. 1.: Классификация многопроцессорных систем /МПС/
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This paper proposes a multilevel the organization of the control 
memory in microprogrammed computers. The fundamental achievement 
is the flexibility obtained in programming a system with such 
architecture. User's language development is done via micro­
programming. Only a simple assembler could allow the programmer 
to employ high and low-level instructions in his work. Thisw4
architecture presents good characteristics for special-purpose 
microprocessor-based system design.
INTRODUCTION
Microprocessor revolution has played a decisive role in the 
growth of software/hardware costs ratio. Because of this people 
are paying more attention to those problems traditionally solved 
by software, which could be simplified by hardware.
Microprocessor-based systems are very often used for special- 
-purpose equipment design, but when programs to be developed 
for them present some complexity, the low price components 
achievement could be lost because of software development costs. 
There are two alternatives:
30 -
- to code large programs in machine language
- to develop basic software means as assemblers, macro-assemblers, 
compilers, stc.
The architecture presented allows the solving of user-oriented 
language creation via firmware.
SOME FUNDAMENTAL TOPICS IM MICROPROGRAMMING
\
The general principles upos which Wilkes based his work (1), 
and the development of them until today ( 2, 3,  ^) might be 
summarised as - follows, using fig I :
- it is a processor whose control is governed by a set of lines 
called the "Control bus"
- it is a control memory (CM), loaded with a binary number at 
each of its words in such a way that every one corresponds 
to a certain microinstruction (Ml) code of the processor
- the microinstruction set of any processor is determined during 
its design, and the instruction set of the computer is devel­
oped by programming the CM. On this rests the flexibility of 
microprogrammed machines.
To recognize the end of each microprogram (MP), and consequently 
the end of each machine instruction, a determined code (a MI 
which represents the end of MP ) can be used, or a bit might be 
taken along the CM. The CM area designated for this organ­
ization purpose is shown in fig. 2. Depending on certain parameters 
such as the mean number of MI per MP, word length, etc, one of 
these two extreme methods could present more befinits in CM word, 
with the exception of a bit in the second one, are to be sent 
throught the control bus to produce an MI at the processor.
An important feature of some microprogrammed machines'' organi­
zation is to provide a way to use certain common MP sections 
as subroutines. This implies the existence of a '''jump" MI code. 
The domain of these jumps is generally restricted to a sub-set 
of the addressable field of the CM, for instance marking them
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out within CM page limits, limiting the magnitude of the jump 
to a fixed maximum value, etc.
Using a unique field of the CM word for the MI executable by 
the processor and for the jumps (also for the end of MP when 
it is necessary) implies hardware complexity and speed loss 
which could be saved by assigning separated fields for the codes 
to be sent to the processor and the codes for CM address selec­
tion, as is show in fig 3.
This approach is used in the INTEL 3001/2 microprogrammable 
microprocessor family (5). In this series, the following must 
be specified in the CM word:
- in the first field: the code to be processed by the Control-
Memory Unit to generate the address of the 
CM word which would be read at the next 
cycle
- in the second field:the code of the MI tobe executed by the -
central processor.
MULTILEVEL CONTROL MEMORY ORGANIZATION
The main idea expressed in this paper consists of the creation 
of - two or more levels of "addressing fields" at the CM.
This would allow the elaboration of powerful instructions (as 
macroinstructions) on the basis of the ones from the preceeding - 
level without basic software development.
More detailed comprehension of the preceeding could be reached- 
assuming the following:
- let us "cut" the CM into two independent blocks at the 
field boundary.
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t hAt the (j level are the processor's MI codes, 
s tAt the 1 level are the memory Control Unit codes, which
t hrepresent addresses of the 0 level MI, or some information 
to elaborate it, taking into account certain signals.
- by adding new memory blocks as new levels the 2n<^ , 3rc\
and so on, levels may be created. Always, the contents of 
the level-represent the address of a (N-l)th level
location.
t h- a program at the level is started by addressing its
t hbeginning location from the (N+l) level, and finishes 
when the "end of program" code is reached.
A three-level CM architecture is shown in fig 5. On the instruc­
tion bus the user's instructions, which might be from any level
are present. When it is recognized (for instance) by the MCU»,n d ^the initial address of the 2 level program which performs
this instruction is generated on this unit, and the process is
started. Each content of the CM2 locations provokes the generation
of an initial program address at CM . Then, a program at the
s t ^1 level is started and, consequently, the corresponding one
at the 0 ^  level. The process is finished when "end of program"
code is detected at the highest level.
ADVANTAGES OF THE MULTILEVEL CM ORGANIZATION
The benefits of such an architecture can be summarised as fol­
lows :
- the user's instruction set could be composed of higher 
and lower level ones, and they may ne sequenced without 
any rules.
- at the lowest levels high speed memory chips must be placed 
keeping cheaper slower memories for the highest ones.
At this level the memory speed has less influence on the 
overall system speed. Also, this speed could be practically 
cfependhnt only on the lowest level (0^ and 1st) memory
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chips by employing pipe-line methods —  with only a few 
additional components.
- after designing a system, only a simple assembler is needed
- currently available components permit compact system imple­
mentation - using multilevel control memory.
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Fig .1. MICROPROGRAMMED CONTROL ORGANIZATION.
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The CMU area occupied by the "end of program" code is shown, 
for the two extreme methods: designing a code along a CM 
word (left) and assigning a bit along the CM (right).
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The next address field ÍN.A. ) and the Microinstruc­
tion field could be written at the same CM word 
forming a microinstruction
1SÍ level M.LC.
s tThe fields had been separated and the 1 level 
is formed. At the O'*1 level are the microinstruc­
tion codes.
BI-DIRECTIONAL DATA BUS
F i y . a.
Three-level control memory organization
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СИНТЕЗ СТРУКТУР МИКРОПРОЦЕССОРОВ И МИКРОПРОЦЕССОРНЫХ
СИСТЕМ
Башлаков Е,.П., Кратко М.И.
Резюме
В докладе предлагается один из возможных подходов к по­
строению формализованной теории синтеза структур микропроцес­
соров и микропроцессорных систем. Приводятся оценки сложности 
коммутатора связи и числа микропроцессоров для проблемно-ориен 
тированных микропроцессорных систем.
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СИНТЕЗ СТРУКТУР МИКРОПРОЦЕССОРОВ И МИКРОПРОЦЕССОРНЫХ
СИСТЕМ
Башлаков Е.П., Кратко М.И.
В докладе предлагается теория формализованного синтеза 
структур микропроцессоров и микропроцессорных систем для раз­
личных областей применения.
Для проблемно-ориентированных микропроцессорных систем 
/микропроцессоров/ устанавливается верхняя оценка сложности 
коммутатора связей между микропроцессорами /регистрами/ и ниж­
няя оценка числа микропроцессоров /регистров/.
Используя аппарат булевых матриц и теории графов, предла­
гаемая теория позволяет получить для проблемно-ориентирован­
ных микропроцессорных систем /микропроцессоров/ удобные для 
практического использования методы оптимизации связей в микро­
процессорных системах /микропроцессорах/ и минимизации числа 
микропроцессоров /регистров/.
Введение
Элементная база вычислительных машин быстро приближается 
к естественному пределу физических возможностей. Поэтому даль­
нейшее повышение производительности вычислительных машин и 
систем возможно за счет совершенствования их структуры и архи­
тектуры. Современные вычислительные машины - сложные микропро­
цессорные системы с универсальными связями между микропроцес­
сорами .
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Большая вычислительная мощность, универсальность, гиб­
кость, высокая живучесть, низкая стоимость вычислений, расши­
рение контингента пользователей таких вычислительных машин 
оправдывают условия, направленные на развитие микропроцессор­
ных систем.
Одной из проблем, которые здесь возникают, является фор­
мализация выбора средств и методики проектирования сложных 
микропроцессорных систем.
Микропроцессорную систему можно представить как совокуп­
ность микропроцессоров и средств связи, позволяющих объединить 
этот набор микропроцессоров в единую вычислительную систему.
Современный микропроцессор-процессор, выполненный на 
одном кристалле.
С точки зрения надежности каждый кристалл должен иметь 
небольшое количество выводов. Поэтому основные трудности в 
создании сложных микропроцессорных систем смещающихся в об­
ласть обеспечения эффективной связи между микропроцессорами.
Процесс переработки информации в микропроцессорной систе­
ме /микропроцессоре/ можно представить как композицию двух 
автоматов управляющего и операционного, в которой выходные 
сигналы управляемого автомата совпадают с входными сигналами 
операционного автомата, а его входными сигналами являются вы­
ходные сигналы операционного автомата /рис. 1/.
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Рис. 1,
Конкретные области применения предъявляют различные требо 
вания к быстродействию, гибкости, надежности, живучести, и дру 
гим характеристикам системы. Поэтому актуален вопрос о макси­
мальной эффективности использования в системе.
Для математической формулировки задач коммутации между 
микропроцессорами и максимальной эффективностью использования 
микропроцессоров в системе введем ряд понятий и определений.
§ 1. Основные понятия и определения
Определение 1.1.
К о м м у  т а т о р о м ,  точнее п -коммутатором, называ­
ется устройство к , имеющее входных и п выходных каналов 
занумерованных числами от 1 до п , такое, что для каждого 
взаимно однозначного отображения Ф= ( ! * 2 ’■ '***п.^ множества\ 1 j j 1 2 ) • •• ^{ 1,2,...,п} на себя существует состояние пребыва­
ния в котором коммутатор к имеет соединенными первой входной 
канал с i, - м выходным каналом, второй входной канал с 
i2 - N выходным каналом и т.д. /говорят, что в состоянии 






Коммутаторная сеть определяется следующим образом.
1. Каждый отдельно взятый коммутатор есть коммутаторная сеть. 
Все входные каналы этого коммутатора являются входными ка­
налами данной сети, все выходные каналы коммутатора - ее 
выходными каналами.
2. Пусть 'Л - коммутаторная сеть, ос -  некоторый ее входной 
канал и z - некоторый ее выходной канал. Результат присое­
динения канала х  к каналу z также является коммутатор­
ной сетью. Ее входными каналами являются все входные кана­
лы сети ‘Л , за исключением канала ос , выходными - все 
выходные каналы сети *и , за исключением канала z .
3. Пусть ‘Л и и коммутаторные сети, х  - некоторый 
входной канал сети *Д и z -  некоторый выходной канал 
сети z . Результат присоединения канала х  к каналу z 
также является коммутаторной сетью. Ее входными каналами 
являются все входные каналы сети д , за исключением 
канала х  , и все входные каналы сети *■* , выходными -  все 
выходные каналы сети *л и все выходные каналы сети ü 
за исключением канала 2 .
4. Не существует никаких других коммутаторных сетей,кроме тех, 
которые могут быть получены конечным числом применений пра­
вил, изложенных в п. 1-3.
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Определение 1.3.
Состоянием коммунальной сети назовем совокупность состоя­
ний всех составляющих ее коммутаторов.
Пусть в коммутаторной сети выходной канал z, комму­
татора к, присоединен ко входному каналу х*. коммутатора 
к 2 . Пусть коммутатор К] в  состоянии Ч] имеет соединенным 
входной канал эсА с выходным каналом Zj . Пусть коммутатор 
к2 в состоянии q2 имеет соединенным входной канал х* с 
выходным каналом z2 • Тогда, если в сети -л коммутатор к 
находится в состоянии а к - ь q2  ^ канал считывает­
ся соединенным с каналом z2 . Далее отношение соединенности 
распространяется по транзитивности: Если а соединен с ß и 
3 соединен с у , то а соединен с у . Таким образом, для 
каждого состояния сети можно установить, какие входные каналы 
сети соединены с какими выходными каналами, когда сеть пребы­
вает в данном состоянии.
Определение 1.4.
Сетью связи s микропроцессорной системы называется ком­
мутаторная сеть с занумерованными коммутаторами /числами от 
1 до N / такая, что:
1. В точности один входной канал каждого коммутатора является 
входным каналом сети. Будем нумеровать эти входные каналы 
теми же числами, что и соответстующие им коммутаторы.
2. В точности один выходной канал каждого коммутатора являет­
ся выходным каналом сети. Будем также нумеровать эти выход­
ные каналы теми же числами, что и соответствующие им комму­
таторы.
множества { i , 2 , . . . , n } на себя существует состояние сети
3. Для каждого взаимно однозначного отображения Ф=
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q , пребывая в котором сеть S имеет соединенным свой 
первый входной канал с ij-M выходным каналом, второй 
входной канал - с i2~M выходным каналом, и т.д. Говорят, 
что в состоянии Яу сеть s реализует отображение У .
Пусть Pi - микропроцессор с одним входом и одним вы­
ходом.
Определение 1.5.
Микропроцессорной системой в , построенной на основе • 
микропроцессора и  коммутаторной сети микропроцессорной
системы s , является результат присоединения к каждому ком­
мутатору сети S одного микропроцессора, причем это присоеди­
нение выполнено так, что выходной канал коммутатора, который 
является выходным каналом сети s , присоединяется к входу 
микропроцессора, а входной канал, являющийся входным каналом 
сети s , - к выходу микропроцессора p^(i-l,N).
Представим процесс переработки информации в микропроцес­
сорной системе в виде композиции из двух автоматов - управляю­
щего А и операционного вс 1 -3□
Функционирование схемы из двух автоматов определяется 
функциями переходов и выходов управляющего автомата а
Определение 1.6.
Управляющим автоматом А назовем конечный абстрактный 
автомат Мура а = <Х,УД,СЬ, ао,а*, 6Д,);Д> X  - входной, 
а УА - выходной алфавиты, CL - множество состояний, 
aQ и а* - начальное и заключительные состояния, бА /функ­
ция переходов/ - отображение CL * X  в Q. , рд /функция выхо­
дов/ - отображение &  в Уд
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Определение 1.7.
Последовательность р * = ( а  = а .  ,а. , . . а.=а*)назовем путемо 1 j 12 1в автомате а  • п
Та или иная последовательность выходных сигналов, выдава­
емая управляющим автоматом, вызывает последовательное измене­
ние состояний микропроцессорной системы.
Определение 1.8.
Состоянием микропроцессорной системы назовем различные 
наборы состояний составляющих ее элементов.
Управляющий автомат А  получает от микропроцессорной 
системы в выходные сигналы х  (ос е X  ) , которые представля­
ют собою кортежи <с j,с2, ...,Сп> значений логических условий, 
определенных соответствующим образом на микропроцессорной сис­
теме, характеризующих результаты проводимых вычислений в про­
цессе переработки информации. Входные сигналы микропроцессор­
ной системы отождествляются с некоторыми отображениями /преоб­
разованиями/ множества состояний этой системы в себе. Прове­
ряя на каждом такте работы требуемые логические условия, микро 
процессорная система выдает соответствующий выходной сигнал, 
зависящий лишь от состояния микропроцессорной системы, но не 
от сигнала на входе.
Таким образом, микропроцессорная система является автома­
том Мура с бесконечным числом состояний, в которой может быть 
обеспечен одновременный обмен информацией между всеми микропро 
цессорами, ведущийся каждый по отдельному тракту связи с целью 




1. / Какое минимальное количество входов и выходов должны иметь
коммутаторы, чтобы из них можно было построить сеть микро­
процессорной системы, состоящую из n микропроцессоров 
и как эту сеть строить;
2. / Какое минимальное количество микропроцессоров должна иметь
микропроцессорная система для решения задач в конкретных 
областях применения.
§ 2. Постановка задачи
Приведем математическую формулировку задачи коммутации 
связей в микропроцессорной системе на языке теории графов.
Определение 2.1.
Граф G у имеющий N вершин /занумерованных числами 
от 1 до N  / , назовем информационным, если для каждой N 
перестановки 4'= (i j ,i2 ,.... , i N ) в нем можно выделить N  путей 
таких, что первый путь начинается в вершине номер 1 и оканчи­
вается в вершине номера ij , второй - начинается в вершине 
номера 2 и оканчивается в вершине номера i 2 , и т.д., причем 
никакие два различных пути не имеют ни одного общего ребра.
Определение 2.2.
Степенью графа G назовем максимальную степень его вер­
шины /число ребер, сходящихся в этой вершине/.
Задача 1. Требуется построить N  - вершинный информацион­
ный граф минимальной степени.
Для формальной постановки задачи II зададим процесс пере­
работки информации в микропроцессоре p í в виде схемы из
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двух автоматов ,у . и в. (i=i.N)1 1 ’
Каждая такая "схема" определяет некоторое, вообще говоря, 
частичное преобразование f . на операционном автомате в. .'Ai 1/Операционный автомат в. - многорегистровый автомат с перио-1дически-определенными преобразованиями с 1 , 2 1 /•
Пусть ß={p р ... р } - множество микропроцессоров
в микропроцессорной системе в } а >'={.- ? .__} -
В А 1 1 A Z ANмножество преобразований, осуществляемых на множестве ß вы­
ходными сигналами управляющего автомата а
Сложность микропроцессора р(р^) определим формулой:
vp(Pi) = p(ïAi) + f(B.) + р(Ф.) /2.1/, где
о( . сложность схемы, реализующих преобразование ?.. ,
■ ~  A l  A lj)(B.) - сложность операционного автомата в^  , a р(^)-
сложность коммутатора связи микропроцессора р^^
Из определения /1.5/ следует, что конструктивными элемен­
тами микропроцессорной системы в являются микропроцессоры 
и коммутаторная сеть s , связывающая микропроцессоры в еди­
ную систему.
Отсюда искомая оценочная функция /функционал/ сложности 
автомата в может быть представлен в виде:
N
F (В ) = Е Р (Р.) /2.2/
i=l
Используя в качестве критерия оптимальности минимальное 
значение этого функционала, получаем, что задача синтеза и 
минимизации числа микропроцессоров микропроцессорной системы 
сводится к отыскиванию такой технической реализации автомата 
в при заданном функционировании схемы из двух автоматов,
чтобы:
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m i n  F*(B) = Z Pík / 2 . 4 /
? í k 6F*(B) K=1
Учитывая то обстоятельство, что конструктивными элемента­
ми операционного автомата являются регистры и комбинацион­
ные схемы, реализующие заданные на этих регистрах преобразова­
ния, формулы /2.1 - 2.4/ для синтеза многопроцессорных автома­
тов будут иметь аналогичный вид при соответствующей интерпре­
тации слагаемых.
§ 3. Построение сети связи микропроцессорной системы
С целью решения задачи 1, определим функцию <КЮ следую­
щим образом: Ф(Ю равно минимуму степеней информационных гра­
фов, имеющих ровно N вершин.
Теорема 3.1. Справедлива следующая нижняя оценка:
S(N) > Cj log N  log log N
Доказательство. Пусть граф G имеет N вершин и макси­
мальная степень его равна а(а >1) . Очевидно, что в окрест­
ности радиуса logaN любой его вершины находится не более,
2чем вершин. Следовательно, можно задать по крайней мере
•2 пар номеров вершин <%^у (i<i< .^) таких, что
все X  . - различные числа, и все Ч - различные, и для каж- 
1 i
дог'о X. вершина номера в графе g находится на рас-
1 JTстоянии не меньше, чем ^logq от вершины номера У, . Чтобы5 1в графе G можно было провести все пути, соответствующие 
этим парам, т.е. такие, что i -ый путь начинается в вершине
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номера . и оканчивается в вершине номера ^  , и никакие
два различные пути не имеют ни одного общего ребра, число ре-
N  log Nбер в графе G  должно быть не меньше а . Факти-4чески граф G  имеет число ребер N a  . Следовательно, чтобы 
граф G был информационным, должно выполняться неравенство.
N l o g  N
N > ---т—  а — 4
или а > 1/4 l o g a  N  • Решение уравнения х = iog п >
как известно, асимптотически равно .п___ Значит для того,
log lognчтобы выполнялось приведенное выше неравенство, степень гра­
фа G должна быть по порядку > — —  . Теорема доказа-
—  log log Nна. Теперь покажем, что существуют информационные графы сте-
l o g o Nпени < 4,-- т=- ----  . Воспользуемся следующим классом графов.-  l o g „ l o g 2NЧтобы упростить его описание положим, что число ы является 
степенью двойки и расположим все вершины на плоскости в точ­
ках с целочисленными координатами в виде прямоугольника шири­
ны N  и высоты log2N . Каждый ряд содержит N  вершин и 
таких рядов имеется log2N , так что всего граф содержит 
N  l o g 2 N  вершин. Ребра проводятся только между вершинами двух 
соседних рядов, причем в зависимости от того, какая пара рядов 
соединяется, ребра проводятся по разному. Первый /сверху/ ряд 
соединяется со вторым так, что ребра проводятся между вершина­
ми первого и второго ряда, имеющими одинаковые номера по моду­
лю . Чтобы соединить второй ряд с третьим надо разбить
их оба на части - {i,2,...,|} и {| + i , Я + 2,... ,n} » и
в каждой части отдельно соединить вершины, имеющие одинаковые 
номера по модулю ^ . Чтобы соединить ряды к и (к+i) надо 
каждую часть, на которую был разбит ряд к при соединении его 
с рядом (к— 1 ) , разбить пополам, так же разбить ряд (к+i)
и соединить отдельно в каждой из частей вершины, имеющие-оди­
наковые номера по модулю числа в два раза меньшего, чем для
РЯДОВ (к-1 ) и к .
Тот же класс графов может быть задан индуктивно следующим 
образом. Граф ранга 1 это граф, изображаемый на рис. 3.
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Рис. 3 •
У него четыре вершины, две из них, называемые верхними, это 
вершины 1 и 2, нижние - вершины 1' и 2'. Граф ранга 2 строит­
ся из двух графов ранга 1 следующим образом.
Два графа ранга 1 рисуются рядом, и непосредственно над 
каждой верхней вершиной обоих графов рисуется еще по одной 
вершине.
Каждая верхняя вершина графа ранга соединяется ребрами с 
вершиной, находящейся непосредственно над ней и с вершиной, 
находящейся непосредственно над вершиной того же номера во 
втором графе ранга 1.
Полученный граф изображен на рис. 4.
Рис. 4.
Верхние вершины в нем нумеруем числами 1, 2, 3 и Ч.
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Чтобы получить граф ранга п поступают аналогично. Бе­
рут два графа ранга (п— 1 ) . Над каждой верхней вершиной каж­
дого из этих графов рисуют еще одну вершину. Соединяют каждую 
верхнюю вершину графа ранга (п-l) , с непосредственно находя­
щейся над ней вершиной и с вершиной, непосредственно находящей­
ся над верхней вершиной того же номера в другом графе ранга 
(п-i) , как показано на рис. 5.
Нумеруем верхние вершины нового ранга п числами от 1 до 2П.
Пусть N=2n . дЛя нас будут важными следующие свойства 
введенных графов.
1. Степень каждой вершины, кроме вершин, расположенных в верх­
нем и в нижнем ряду, равна четырем. Степень вершин, распо­
ложенных в верхнем и нижнем ряду, равна двум.
2. Любая полоса высоты т в графе ранга п , при условии,
что т намного меньше п /т.е. подграф на вершинах, кото­
рые находятся в рядах с номерами { i,i+i,.. .,í+t} (i<i<n-t) ,
распадаются на 2П Т несвязных частей, являющихся графами 
ранга т /.
Если к нижнему ряду вершин графа ранга п "приклеить" 
зеркальное отображение его, то хорошо известно, что в получен­
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ном графе Gj для любой n -перестановки ф— i } 
можно выделить N путей, соединяющих вершины верхнего ряда 
с вершинами нижнего ряда так, что первый путь соединяет пер­
вую вершину с ij -ой, второй - вторую вершину с i2-ой и 
т.д., и никакие два разные пути не имеют ни одного общего реб­
ра. Поэтому, если попарно склеить соответствующие вершины верх­
него и нижнего рядов графа Gj , то для этого множества вер­
шин /назовем их основными/ полученный граф g2 является ин­
формационным. Это значит, что для любой N -перестановки 
Ф *(ij,i2,...,i ) в графе g2 можно выделить N  путей так, 
что первый путь начинается в первой основной вершине и окан­
чивается в ij-ой основной вершине, второй начинается во вто­
рой основной и оканчивается в i2~oft основной вершине и т.д., 
и никакие два различные пути не имеют ни одного общего ребра. 
Разумеется эти пути проходят не только через основные, но и 
через вспомогательные вершины.
Чтобы превратить граф g2 просто в информационный граф 
с вершинами, надо разбить все его вершины на N групп так, 
чтобы в каждой группе была- одна основная, некоторое число 
вспомогательных вершин, и "стянуть" такую группу в одну верши­
ну.
Наш граф G, имеет 2Nlog2N вершин, следовательно, 
каждая группа содержит 2 log2N вершин, и если при разбиении 
вершин на группы не заботиться, какие вспомогательные вершины 
попадают в одну группу, то полученный информационный граф бу­
дет иметь степень 81og2N Если же стараться выделить группы
так, чтобы каждая группа вершин была графом ранга log2n то
log„Nстепень "стянутой" вершины может быть уменьшена flo^ iog IooN~
Действительно, разделим граф с2 На полосы высотой
(log2n - l o g 2 l o g 2n) . Каждая полоса, согласно отмеченному вы-
0 , N l o g .  l o g „ Nше свойству 2/, распадается на --- тг-----  частей шири-
log Nны r°glКаждая часть соединяется с остальнойlog log N
частью графа только ребрами, исходящими из верхнего и нижне­
го рядов. Поэтому, если стянуть такой подграф в одну вершину,
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log„Nто ее степень будет равна /см. свойство 1/ 4 ---_±— _log2log2N
Всех частей, на которые распадается граф G2 j имеетсл
Nlog- log_N log„N
log2N vlog2log2N - log2log2log2N ’
т.е., если стянуть все такие части к N основным вершинам,
то получим /при больших N / информационный граф, имеющий сте
lop- Nпень по порядку равную г , f ■ ■ т—  , где N  - число его2 l o g  logNвершин. Таким образом, описанная нами конструкция информацион 
ных графов позволяет сформулировать следующую теорему.
Теорема 3.2. С точностью до порядка /мультипликативной 
константы с /
Ф(Ю г 1 о ём log logN
§ 4. Синтез структур микропроцессорных систем
С целью решения задачи II, рассмотрим схему из автоматов 
и в . Функционирование "схемы" - процесс выполнения неко­
торого алгоритма, а преобразование ! - функция, вычисляе­
мая этим алгоритмом на множестве в .
1
Через Î у (а) обозначим преобразование, вызываемое вхд.
автомате*. в выходным сигналом у д (а) автомата А  в состоя­
нии а . Пусть преобразование í уд (а) осуществляется в авто 
мате в в момент перехода автомата А  из одного состояния 
в другое.
Через Рд(а) обозначим функцию, вычисляемую на мно­
жестве микропроцессором , и представим ее в виде кор­
тежа:
<Р V a)> р.>J /4.1/
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Полагаем, что для выполнения преобразования • \ уд(а) ин” 
формация с микропроцессоров pn  ^ последовательно
пересылается на микропроцессор pj , а память микропроцессо­
ров неограничена.
Значение функций ’' ^ у  (а) на множеств в существенно
зависит не от всех аргументов (pi ,р2> • • • *рм' • Поэтому функ- , (j)цию í у (а) представим в виде:А
<Р1 V a)> р.>J /4.2/, где
Р. = 1
pí » если значение функции (а)
существенно зависит от р. , 
О - в  противном случае.
Каждому преобразованию \ у (а) автомата в будет 
соответствовать кортеж вида /4.2/. Это преобразование вызыва­
ется в автомате в выходным сигналом Уд(а) автомата а . 
Поставим в соответствие каждому выходному сигналу Уд(а) кор­
теж вида:
< УА1),УА2)... ^in)> ÏHaOO. j> где
(i). 1, если Pi  ^о в выражении /4.3/, 
О - в  противоположном случае,
j - номер микропроцессора р. , на котором осуществляется
преобразование t у (а) • JА
Обозначим множество кортежей вида /4.3/ автомата А через
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Определение 4.1.
Автомат ^  в =<£ ,8 ,0- »ao,a*áA,y Ав> назовем в -
автоматом.
5/в - автомат содержит информацию о тех и только тех 
микропроцессорах автомата в , которые необходимы только и 
только для выполнения преобразования 1 у А ( а ) в  с о с т о я н и и  а . 
В этом же состоянии некоторые микропроцессоры могут хранить 
информацию для выполнения преобразований в следующих за сос­
тоянием а состояниях. С целью выявления таких микропроцес­
соров введем определение.
Определение 4.2.
Путем Pj занятости микропроцессора pj в в -авто­
мате назовем такой максимальный путь рj = ^акi »аК2* " * ,aict  ^ »




и для каждого (i<i<t)iначальным состоянием пути
а




Иными словами, путь Pj занятости микропроцессора pj - 
максимальный путь, на котором состояниями микропроцессора яв­
ляются только значения результата преобразования (ак  ^ »в 1осуществляемого в начальном состоянии ак  ^ , а которое обя­
зательно должно быть аргументами преобразования в конечном
СОСТОЯНИИ ак ПУТИ pj;t- -J
Используя автомат V  и определение /4.2/ с помощью ме-
Втодов теории графов можно построить новый v с - автомат:
^  =<Х , (Ь а ,а*,6 ,у > , В котором через ß обозначе-
I L. 1 О А  А с Ьно множество кортежей, определяемых следующим образом:




1, если микропроцессор ^  содержит информа- 
/ цию для выполнения преобразования ’ А^(а)
или преобразований, выполненных в следую­
щих за состоянием а состояниях а ; 
О - в  противном случае.
Пусть задан ^ - автомат микропроцессорной системы в
V/
Через - обозначим подмножество состояний автомата А ,
на котором используется микропроцессор Р. - в микропроцессор-1ной системе в .
Определение 4.3.
Графом Q=(ß,D микропроцессорной системы в назовем 
конечный неориентированный граф с множеством вершин 
3 = ( Р, ,Р0...Р„} , в котором вершины р. и р. смежны1  ^ N J 1
тогда и только тогда, когда выполняется условие т. п т. Ф а .j 1 ф
Определение 4.4.
Отмеченным графом QB=(ß,^y,F) микропроцессорной систе­
мы в назовем такой граф Q = (3,Г) , в котором каждой
вершине Р£ приписано множество функций, вычисляемых микро­
процессором Р£
Определение 4.5.
Отождествление двух несложных вершин графа q /графа q /Вназовем элементарным гомоморфизмом е .
Определение 4.6.
Последовательность элементарных гомоморфизмов 
Ф“(еj е2* • • графа Q /графа QB / назовем гомоморфизмом
Ф графа Q /графа QB /.
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Определение 4.7.
Гомоморфизм Ф графа Q /графа Qß / назовем полным по­
рядка п , если его образ * (о) ( (Q_)) является полным графомD
на п  вершинах.
Наименьший порядок всех полных гомоморфизмов графа
Q/графа Qß / обозначим X(Q)(X(Q„)) . В теории графа известна1 ь
следующая теорема.
Теорема 4.8. Для любого графа Q и его элементарного 
гомоморфизма е
X(Q) < X(eQ) i 1 + X(Q).
Следствие. Для любого гомоморфизма Ф графа Q
X(Q) < Л( Q).
Пусть задан граф Q . Рассмотрим полный гомоморфизм 
графа Q на граф Q’ с порядком A(Q) . Отображение 
определяется разбиением множества вершин ß графа Q на MQ) 
непересекающихся подмножествах (<= 1,x(Q)) попарно несмеж­
ных вершин, т.е.
A (Q)
6 = и Вк ; В.П В = ф(1^)к=1 J
/4.5/
Условие /4.5/ в силу определения /4.3/ равносильно выпол­
нению условия:
X (Q)
Тв = и Тк ; Т Т = ф (i*j).к=1 -*
Поэтому каждой вершине графа Q может быть сопоставлен 
микропроцессор в новом автомате в» . Обозначим через -чис­
ло микропроцессоров в автомате в’ .
Таким образом, описанная нами конструкция позволяет 
сформулировать следующую теорему .
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Теорема 4.9. Для микропроцессорной системы "в , реали­
зующей функцию f , справедлива следующая нижняя оценка:А
1 > X(Q)
Граница х =X(q) достигается при минимизации графа Q 
Как правило, микропроцессорная система задается графом QB .
Таким образом, теорема 4.9. сводит проблему синтеза
микропроцессорной системы в к оптимизации графа Q_ , аь
проблему минимизации числа микропроцессоров в микропроцессор­
ной системе к минимизации числа вершин графа Q
Методы оптимизации таких графов известны.
Заключение
Описанный выше подход к построению формальной теории 
сложных микропроцессорных систем по сути свел эту важнейшую 
и сложнейшую проблему современной вычислительной техники к 
решению следующих задач.
1. Выбору минимального числа микропроцессоров микропроцессор­
ной системы.
2. Построению сети связи микропроцессорной системы с выбран­
ным числом микропроцессоров.
3. Синтезу и минимизации управляющего автомата известными 
методами И  Г
Используя аппарат булевых матриц и теории графов, описан 
ный подход позволяет создать системы с перестраиваемой струк­
турой связей, что упрощает переход от одного варианта системы 
к другой путем их перепрограммирования с помощью современных 
ЭВМ для проблемно-ориентированных микропроцессорных систем-.
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В заключение авторы отмечают, что настоящая работа выпол­
нена как развитие идей академика В.М. Глушкова о создании вы­
числительных систем будущего.
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СТЫКОВКА ЭВМ В МНОГОМАШИННЫХ СИСТЕМАХ НА 
БАЗЕ МИКРО-ЭВМ
В. Хенцлер
НП Роботрон НИЦ, г. Дрезден, ГДР
Появление больших интегральных схем сегодня создает воз­
можность разработки многомашинных систем с экономически допус­
каемыми затратами и применения их в широких масштабах в народ­
ном хозяйстве. При этом затраты на стыковку и ее производитель­
ность сильно зависят от выбираемой стратегии совместного вклю­
чения. Одновременно вид стыковки решающим образом влияет на 
поведение и надежность всей многомашинной системы.
Основные функциональные единицы микро-ЭВМ, смотря со сто­
роны стыковки, изображены на рис. 1. Ядро микро-ЭВМ состоит из 
центрального процессорного устройства /ЦПУ/ и из собственной 
памяти /ПЗУ и ОЗУ/. Коммуникация с внешней средой происходит 
с помощью приведенных четырех типов устройств /БИС-ов/ для 
ввода/вывода. Коммуникация ЦПУ с устройствами ввода/вывода и 
памятью, т.е. внутри микро-ЭВМ, производится через системную 
магистраль, которая состоит из адресной шины, шины данных и 
шины управления.
Приведенные на рис. 1 устройства ввода/вывода дальше 
рассматриваются подробнее относительно их применяемости для 





Рис. 1. Блок-схема микро-ЭВМ 
1. Устройство счетчика/часов
Самое простое устройство - это устройство счетчика/часов, 
которое может выдавать к ЦПУ импульсы /прерывания/ в опреде­
ленных интервалах времени и считывать определенные внешние 
события /импульсы/. Длительность временного интервала между 
импульсами и начальное состояние счетчика можно программно за­
давать и также можно опрашивать текущее состояние счетчика.
Устройство счетчика/часов непосредственно не применимо 
для стыковки с микро-ЭВМ, так как через него не проходит ника­
кого прямого обмена данными. Несмотря на это, его применяют 




Этот интерфейс является традиционным интерфейсом для сты­
ковки ЭВМ между собой, так, например, в вычислительных сетях 
для телепередачи данных. В области микро-ЭВМ последовательный! Iинтерфейс получает особенное значение для подключения медленных 
внешних устройств.
Для стыковки незначительное количество соединительных про 
водов последовательного интерфейса особенно выгодно, если меж­
ду ЭВМ имеются относительно большие расстояния. Это, например, 
имеет место в децентрализированных многомашинных системах на 
базе микро-ЭВМ для контроля и управления производственными про 
цессами. Из-за малых затрат на соединения /кабеля/ здесь имеет 
ся возможность, существенно повысить надежность линии переда­
чи посредством многократного резервирования, причем вся вычис­
лительная система остается еще экономически выгодной.
За счет передачи незначительного количества информаций во 
времени первые два вида стыковки годятся только условно для 
сопряжения ЭВМ в многомашинных системах с большим потоком 
информаций. Этому требованию в большей степени удовлетворяют 
следующие два вида стыковки.
3. Параллельный интерфейс
Для параллельного интерфейса характерно, что шина данных 
подключается полностью параллельно к Общей шине стыковки /ОШС/ 
а не поразрядно, как при последовательных интерфейсах. Это ве­
дет к значительному увеличению скорости обмена данными, но и 
сопровождается повышенными затратами на аппаратные средства. 
Такая стыковка называется и периферийной стыковкой, что обус­
ловливается тем, что устройства ввода/вывода параллельного 
интерфейса /ПИ/ со стороны микро-ЭВМ обслуживаются как внешние 
устройства, т.е. ЦПУ должно обращаться к ним с операцией вво­
да/вывода по определенным адресам. Устройство параллельного• 
интерфейса, при этом, находится в определенном состоянии /го­
64
тов или занят/; если оно готово, - оно должно быть в состоянии 
временно запоминать полученные от ЦПУ данные и потом самостоя­
тельно обмениваться с устройством ПИ принимающей ЭВМ сигналы 
готовности передачи/приема и, наконец, передать данные. Мощ­
ность такой периферийной параллельной стыковки в значительной 
мере зависит от следующих факторов :
1. С какой скоростью микро-ЭВМ может выдавать данные устрой­
ству ПИ /т.е. какие временные затраты потребуются, чтобы 
пересчитать счетчики адреса и длины массива данных и чтобы 
организовать некоторое условие окончания обмена/.
2. Содержатся ли в устройстве ПИ специальные аппаратные сред­
ства для управления самостоятельным обменом данными.
3. Сообщает ли устройство ПИ ЦПУ об окончании передачи или 
ЦПУ приходится анализировать признак окончания передачи 
программным путем. То же касается и сигнала окончания прие­
ма данных.
Основной элемент ПИ представляет собой регистр, выходы 
которого подключаются через усилитель с третьим высокоомным 
состоянием к шине стыковки. В зависимости от вида управления 
обменом данными к этой схеме надо еще добавить логику для 
управления обменом данными и логику прерывания. Современная 
схемотехника выдвигала для этого уже удобные БИС-ы для ввода/ 
вывода с внешними устройствами, но они до сих пор еще не 
пригодны для нужд стыковки микро-ЭВМ между собой.
Основное звено ПИ представлено на рис. 2. Блок-схема 
многомашинной системы со стыковкой через БИС-ы устройства ПИ 
изображена на рис. 3. Здесь устройства ввода/вывода /ПИ/ всех 
ЭВМ соединяются через двухнаправленную Общую шину стыковки 
/ОШС/ и шину управления стыковкой. При этом ОШС, кроме шины 
данных, содержит и линии управления обменом данными. Управле­
ние и распределение ОШС принадлежит одной ЭВМ, которая станет, 
таким образом, управляющей. В зависимости от места этой ЭВМ 
в многомашинной системе, т.е. от места в информационном пото-
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Рис. 2. Регистр/усилитель с высокоомным выходом /В/.
/Л .-Э&М  
N °  4
Ы °2.
/ jl- э ъ ц  
АГ п
Рис. 3. Блок-схема стыковки микро-ЭВМ через устройства ПИ.
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ке, она называется или мастером, или арбитром. Рис. 4 показыва­
ет примерное внутренное построение БИС-а параллельного интер­
фейса /ПИ из рис. 3/. Устройство ПИ содержит 4 регистра, вклю­
чая усилители с третьим высокоомным состоянием соответственно 
рис. 2, управляемые логикой управления ПИ. Два из этих регист­
ров /Вр В2/ предназначены для двухнаправленного обмена данны­
ми между шиной данных микро-ЭВМ и шиной данных ОШС. Остальные 
два регистра служат для приема /В^/ и выдачи /В^/ сигналов 
запроса и ответа для эксплуатации ОШС. Логика управления ПИ со­
держит, кроме устройства управления, регистры состояния и режи-
Рис. 4. Блок-схема устройства /БИС-а/ параллельного интерфейса
ПИ.
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мов работ. Выдача и ввод данных осуществляется с помощью сигна 
лов "готов" и "строб" линии управления ОШС посредством логики 
управления обменом данными. Логика прерывания обеспечит генери 
рование требуемых сообщений об окончании выаода- или запросов 
ввода для ЦПУ через шину управления системой магистрали микро- 
ЭВМ.
В более простом варианте параллельного интерфейса /только 
применяя аппаратные средства из рис. 2 без логики управления/ 
выше приведенные сигналы управления должны быть анализированы 
и генерированы программным путем, в результате чего значительно 
уменьшается скорость обмена данными.
4. Прямой доступ к памяти
Все пока описанные варианты стыковки не достигали теорети­
чески возможную скорость обмена данными, максимальная величина 
которой определяется временем выработки данных из устройств 
памяти. Но выигрыш в скорости передачи при прямом доступе к 
памяти /ПДП/ связан с повышенными затратами на аппаратные сред­
ства. Обычно принцип прямого доступа к памяти реализуется 
подключением всей системой магистрали микро-ЭВМ /адресной шины, 
шины данных, шины управления/ к ОШС /смотри рис. 5/. Кроме 
схем канала ПДП,необходимы еще регистры для выдачи запроса и 
для получения сигнала предоставления ОШС как и при стыковке 
через параллельный интерфейс ПИ. В зависимости от выбираемого 
режима работы регистры обмена данными /Вр Ъ^ / и логика управ­
ления обменом данными схмы ПИ /рис. V  могут применяться или 
не применяться. Блок-схема канала ПДП из рис. 5 изображена на 
рис. 7 и 8 и для двух вариантов прямого доступа к памяти.
Рис. 6 показывает основной элемент канала ПДП, представляющий 









Рис. 5. Стыковка микро-ЭВМ через прямой доступ к памяти.
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На рис. 7 указано более простое, но и более медленное,
исполнение канала ПДП, при котором системная магистраль одной
ЭВМ полностью подключается к системной магистрали другой ЭВМ.
Для этого необходимо обеспечить, чтобы до подключения ЦПУ к
•*одной микро-ЭВМ оно отключалось бы от своей системной магистра 
ли и перешло бы в пассивное состояние. Другое ЦПУ получит тог­
да управление обоих системных магистралей и программно управля 
ет обмен данными между обемими системами. Так как в данном 
случае стыковки требуется еще больший объем организационных
тзатрат максимальная скорость обмена данными не достигается. 
Скорость более близкая к максимальной достигается с примене­
нием дополнительной схемы - т.е. специальное устройство управ­
ления /УУ/ канала ПДП /см. рис. 8/.
Рис. 6. Основной элемент канала ПДП.
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магистраль OILC
Рис. 7. Канал ПДП, управляемый Рис. 8. Канал ПДП, управляемый 
программно от ЦПУ. от УУ канала ПДП.
Это УУ канала ПДП содержит один или несколько счетчиков длины 
массива, один или несколько счетчиков адресов, логику для 
управления сигналами шины управления и логику управления, со­
держащую также регистры режимов работ и состояния /см. рис. 9/.
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У А ' У
Рис. 9- Устройство управления канала ПДП 
СчА - счетчик адресов 
СчМ - счетчик длины массива данных.
Оценка производительности
Приведенные в пунктах 2^4 варианты стыковки отличаются 
основным образом тем, в какой ширине они подключают системную 
магистраль микро-ЭВМ к Общей шине стыковки. Эти варианты сты­















доступа к памяти программно
управляемый 120
управляемый от 
УУ канала ПДП 625
/1250/
Приведенные в табл. 1 значения для скорости обмена данны-' 
ми являются максимально достигаемыми с микро-ЭВМ шириной 8 бит 
в н-МОП-технологии с частотой такта примерно в 2,5 МГц. Послед­
нее значение в табл. 1 в скобках указывает на пределы скорос­
ти обмена данными за счет устройства памяти. Это значение 
1,25 Мбайт/сек достижимо только с применением быстродействую­
щих схем ОЗУ, имеющих время обращения примерно в 60+100 нсек.
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LOGIC-BASED DESCRIPTION OF MICROCOMPUTERS
G. DÁVID3 S. KERESZTÉLI3 I. LOSONCZI3 A. SÁRKÖZI
Comouter and Automation Research Institute of HAS
Budapest
1. INTRODUCTION
In this conference we want to describe in detail our project 
on the automazitaion of microprogramming and orogramming of micro­
computers. Our approach to the automatization is based on mathe­
matical logic, using a set of symbolic statements and logical 
deductions associated with them, see C1I.
The classical first-order predicate logic is cumbersome for formal­
izing the description, hence we developed a new mathematical 
logic, the Structure Logic SL C2I, in which one can describe 
structures and instructions as mappings of structures onto 
structures. A mathematical logic-based automatization consists 
of the description of the hardware (architecture) and a mechanical 
theorem proving technique by which the system will generate pro­
grams . Accordingly we have devided this introduction to our project 
into two parts: the description of microcomputers will be given 
in this paper and the microprogram-synthesis will be presented 
in the session on programming aspects C 3□.
Our goal is the description of microcomputers. For this purpose 
we have constructed a language. What is required of such a lan­
guage?
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- It is to have correct semantics, which in our case is ensured, 
as our language is based on Vienna Definition Language and 
Mathematical Logic.
- It should be suitable for the description of microcomputers, so 
that it should ease structured 'Micro' Programming. It is to
be simple, based on a few basic notions and symbols, such as
(, ; .).
- The language is to be near to the user's way of thinking, so 
that he can define his problem without giving an algorithm
for it.
To reach our general we shall speak of the following:
- Structures
- Contents of structures




First we give a strict description of the Structure Logic SL 
Language SLL in the Bachus-Naur Form.
Concetenation is denoted by sets are bracketed by {},
and "selector" represents a symbol standing on a place of the 
selector, hence it is implicity declared as selector.
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letters : :=AI ... I Z ; digits : :=0|... |9 ; 
externals : constant \reference\formulae |instruction-1 
selector\structure \
bit(n) I< I>ICI] I ( I )I : I , I ; I logical connectives ; 
logical connectives::=unuary-logical-connectives|
binary-logical-connectives ; 
unuary-logical-connectives : : =“1 ; 
binary-logical-connectives : : =-*■, V, Л ; 












basic-type : :={ bit (n) ,n_>l} | ins true tion \ selector ; 
type-declarator : i=structure ; 




type-ref : :=basic type|type-name|type-name.
.selector-expression|type-expression ; 









.<{ "selector": structure-reference}>; 







identity : :=term. =.term;
term::=symbolI function name(list -of-terms);
body : :=begin.local declaration;list-of-structure assignments.end
local-declaration: : ={ declaration};
structure-assignment::=left-part.:=right-part;
left-part::=structure-reference|function-name•








description : :=formulae{stataments}; 
problem-specification : :=statement ;
Abbreviations zsel3inst,struc3ref;
What does this description cover?
By structures we mean objects and hierarchical interconnections 
between them. Instructions are mappings of structures:
i:sl - s2’s
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To describe the hierarchy of structures we use selectors.
The selectors of one structure must be different.
Instead of declarations the selectors are allocated by < >
signs in the following form:
structure-name <{ selector^: substructure^}>
For instance:
REGISTERS <1 :ACCUMULATOR,2 : REG,3 :INST>
ACCUMULATOR <1 : CARRY,2 : VALUE>
The meaning of this can be illustrated as follows:
We can refer to the substructures as well:
e.g. REGISTERS:ID =ACCUMULATOR
registers: 1 : :2: = value
A structure is called homogeneous if it has substructures of the 
same type. In this case we can condense our notion:
structure-name< : 1 : nil : substructures>
where :l:nD stands for a set of selectors.
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Following the VDL notation we shall now present the operations*on structures. If we write S<sel:S > then the structure S*has a substructure S , that is if S has had a substructure
connected to S by the selector sei before, then it is changed * # by S , if not, a new selector sei is made and S is put on
it.
Referring to the above-mentioned example REGISTERS<1:NULL> 
results in the following:
REGISTERS
Again REGISTERS <3:M0VE> results in:
REGISTERS
ACC REG MOVE
As can be seen only those-selectors which are changed need 
to be written. So REGISTERS < > would mean no change at all.
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3. TYPES
Speaking of homogeneous structures it was mentioned earlier 
that each structure has a type. The folloiwng rule applies: 
only structures of the same type can be substituted for each 
other. In this way instructions with no meaning are eliminated; 
for instance to move data from MEMORY to the CARRY bit, when 
one would not know which part of the data is to be stored and 
which part is to be dropped.









New, structured types can be defined from these basic types: 
type-name<{ selectors : sub-types}>;
Example :
REGIST-TYPE< 1 '.bit ( 5 ) , 2 : REG-TYPE , 3 zinst ruction> ;
REG-TYPE< [1:8 l-.bit(k) >
In this way "new standard types" which also can be used for 
declaration are obtained.
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As has been shown, homogeneous types are treated in a similar 
way to homogeneous structures. In a declaration we allow the use 
of structures, the type of which has already been defined. This 
can be important if we want to emphasize that two different 
structures have the same substructure.
For instance:
If we have a machine structure with a 4-bit accumulator and 
eight 4-bit index registers
structure MACH < 1 : ACC, 2 : REG-TYPE , 3 : s ;i> 
bit{ A ) ACC;
REG—TYPE< :l:8ll bit{h)>
re f er ence (MACH) MACH 1, MACH 2; or
'MACH' MACH 1, MACH 2;
reference (ins truc t ion ) s ;
respectively means that MACH 1 and MACH 2 will always execute 
the same instructions.
Thus we have shown how to declare compound structures using the 
compound types already defined.
To summarize the last paragraph there is no restriction as to 
the sequence of declarations, but it is important that by the 




Any identifier having been already declared can be included 
in the constant list. Constants are not evaluated, so if we use 
the symbol 7 for a constant it does not mean that the value of 
it is seven. On the contrary, we can give values to the con­
stants and in this way the value of 7 can be, form example, 
three. The list of constants is as follows:
constant VALUE,5,REG,
ACC/<1:12>/, 7/3/;
This means that the substructure connected to the structure ACC 
by the selector 1 has the value 12 and the symbol 7 has the 
value 3.
Similarly, functions are not evaluated either, unless all of 
their parameters are constants with defined values. To declare 
a function, its type, name and parameter list must be given.
A function transforms structures of its parameter list into a 
structure having the function's type. The list of identities 
and the body of the function belong also to the declaration of 
functions (see the syntax).
It should be noted that in a logic-based description language 
the various symbols used are not evaluated - they do not repre­
sent values unless it is explicitly stated. The description of a 
machine will be handled symbolically and the list-of-identities 
should be treated as symbolic equations. This means that (in the 
following example) if somewhere
P<i:x>
stands, it will be equivalent to
P< i:RAL(RAL(RAL(RAL(RAL(x ) )) ) )>
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or P< j : RAL( 1 ) > is equivalent to P<j:2>.
Let us look at an example of function declaration. This function 
defines the instruction Rotate Left by One.
bit{5) function RAL(X); bit{5) X; 
identities RAL(O) = O,
RAL(1) = 2,
RAL ( RAL ( RAL ( RAL ( RAL ( X ) ) ) ) ) =X ;
begin
structure a  < 1 :bit( 1 ) , 2  :bit( 5 ) > , 6 < 1 :bit( 5 ) f 2 : bit( 1 ) >  ; 
ref(a) SA; re f(6)SD;equivalence (SA,SD);
SDC1 ] : =X ; SD C 2 ] : =SAt 1D ;
RAL:=SAC2 1 ;
end;
The"bit(5) function RAL(X); Ьг£(5)Х;" declares RAL as a five-bit 
operation in both input X and output RAL(X). The "identities" 
part states that five successive "RAL"-s are equivalent with a 
no-operation NOP and also gives facts about the operation on 
the objects О and 1.
The body part starts with declaration of local structures:
SA, SD. They are equivalenced, so they refer to the
SA CO SA [2] same object but with
SA:l+5 bits different internal struc­
tures depending on the 
point of view.
SD: 5+1 bits
5D [1 ] SD [2 ]
SDC1H:= X states that the higher 5 bits contain the variable to 
be rotated. SDC22:=SACi: means that the lowest bit will be filled 
with the highest one. RAL:=SAC21 gives us the required result.
There is a possibility of declaring references to different 
elements as equivalent ones. This equivalence may be considered 
as a function, where the body and the list-of-identities are
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empty. We declare equivalent structures by 
equivalence (list-of-structures);
5. DESCRIPTION OF INSTRUCITONS
Having structures, types and functions we can describe instruc­
tions by giving the state of structures before and after them.
E . g . REGISTERS< 1 : X>-*-REGISTERS< 1 : + ( X , REGE j 3 ) , 3 : add ( j , inst ) >
or the equivalent form: REGISTERS-»-
-+REGISTERS< 1 : + ( REGISTERS E 1 3 , REGE j D ) , 3:add( j , inst )>
This statement can be interpreted as follows: the instruction 
add(j) can be executed in an arbitrary state of the machine 
described by REGISTERS <1:X> and after the execution of add 




REGISTER 1 : + (X,REG_E j 3 ) , 3 : add( j , inst ) >
2
REG+ (X,REGE j 3 ) add(j,inst)
Syntactically the set of statements describing all the instruc­
tions should be declared by
formulae {statements}.
To make it clear we have to stress the difference between the 
instruction declaration and instruction description.
In the instruction declaration we declare some of the function 
symbols as instructions and in the parameter-list we write the 
appropriate types of parameters:
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instruction move (selector, instruction)
For technical reasons we include one parameter of instruction 
type.
move(j,s)
where s has been declared elsewhere as an instruction-symbol. 
This parameter will be used in automatic program generation.
The description of the instructions is nothing else but the 
description of the changes in the relevant structure, effected 
by the execution of the instrucitons in question.
For the sake of simplicity we introduce a declaration
predicate structure-expression;
e.g. predicate MC <1 :A,2 :R,3:M,4 : SRC,5 :P,6 :s> ;
for those structure-names which will be used in the instruction- 
-description part. Here we can associate substructures having 
already defined types with a structure-name in order to ease 
the notation used in the description-part.
Let us examine out requirements to see whether they are satis­
fied or not.
- The semantics of this language are correct, as Structure Logic 
is based upon many-sorted logic which is a mathematical 
apparatus and completed with selectors.
- By means of structures it ensures the possibility of struc­
tured programming.
- It is simple: there are only 3 basic types and the signs 
C< : >: / ; , used .
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- The language makes automatic microprogramming possible
without the need for giving an algorithm, but this question 
is outside the scope of this paper.
6. AN EXAMPLE
Having discussed the Structure Logic Language, let us look at 
the description of the microprocomputer MCS-4 as a paradigm. 
Naturally we have to keep in sight only those parts of the 
machine which are modified or referred to by instructions.
The MCS-4 has a 4-bit accumulator and a carry flag. An SRC 
register of one byte (8 bits) belongs to it.
□ rrm и I i i I I i I





3 6 74 8 95 10 116 12 137 14 15
The sixteen 4-bit long index 
registers belongs to the Central 
Processor Unit as well. These can 
be used in the form of eight 1-byte 
long words too.
Regarding the memory, at the moment we are interested only in 
RAMs and not ROMs. The RAM consists of 256 4-bit long words 
from among which we can choose by means of the contents of the 
SRC register.
There are 16 input-oiiput ports with 4-bit long words.
These can be addressed by the four lower bits of the SRC register.
88
The description begins with the declarative part, where we 




e< НО : 2Ibit(h ) >,
1Í<l’.ref(a),2:ref(a),3iref(y),4:bit(8),5:ref(a.),6iinstruction> 
bit(1) CY/0/,C/1/; bit(5) AC ;
bit(h) К,ACO/О /,КО/7/,9/9/; 
biti 8) SRC,const;
re/(a)R,P ; re/(ß)RR; refiy)M; ref(&)A;
ref ( H )MC ;r e/ (e)S R;
equivalence (R,RR),(SRC,SR);(A,AC) ; 
predicate MC<1 : A,2 : R,3 :M .4 : SRC,5 : P,6 : S >;
instruction S,NOP Uns t ),F1M(sel, bit ( Q ),inst),
SRC(sel, inst)3LDMibitik) ,inst),
LDR(sel, in st),XCH (sel3 ins t),
INC(sel, in st),ADD isel3inst),
SUB isel, inst)yWRM(inst) ,
RDM(inst)jSBM(inst),ADM(inst),
WRRiinst), RD R(inst)>CLB(inst)3 
CLC iinst),IAC(inst)3CMC iinst) ,




identities ral(0)=0, ral(l)= 2,
ral(ral(ral(ral(ral(X ))))) = X;
begin
structurea<l:bit(l),2:bit(5)>,б<1:bit( 5),2 :bit ( 1)> ; 
ref(a)SA,ref(6)SD; equivalence(SA,SD);
SDC11 ;=X; SDL21 :=SAC11, 
ral : =SAC 2 I ;
end;
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structurée.< libit il) ,2 ibiti 5 ) >, ő< libit i 5 ) , 2 ibit ( 1 ) > 
ref (a )SA,ref(6)SD ; equivalence iSA,SD);
SAC 2 U :=X; SAC 13 :=SAC23 ; 
rar :=SDC11 ;
end;
bitih) function inc ( X ) ; bit ( i )X;
begin
structure a<1 ibit(1),2ibit(h)>
bit( 5 ) S ,refia )S A ;  equivalence( S , S A  ) ;
S :=X+1; 
inc :=SAC 2 3 ;
end;
Having defined the hardware we can now turn to the instructions. 
The trick of the description is that the formulae include the 
instructions, although in the machine the instructions do not 
exist. This makes program generation possible for us.
formulae MC->-MC< 6 : NOP ( s ) >
MC->-MC< 2 : RR< i : const> , 6 : FIM( i , const, s ) >
MC-*MC< 4 : RRC i 3,6 : SRC ( i , s ) >
MC->-MC< 1 : < 2 : К > , 6 : LDM ( К , s ) >
M C + M C <  l:<2:RCi3>,6: LDR ( i , s ) >
MC+MC< 1 :< 2 : RC i 3 > , 2 :< i : AC 2 3 >, 6 : XCH ( i , s ) >
M C + M C <  2 : R< i : inc ( RC i 3 ) , 6 : I N C  ( i , s ) >
MC->-MC< 1 : RC i 3 +AC 2 3 +AC 13,6: ADD ( i , s ) >
MC+MC<1 :AC 2 3-RC i 3-AC 13,6:SUB(i,s)>
MC+MC< 3:<SRC:AC23>,6:WRM(s)>
МОМС< l:<2:MCSRC3>,6:RDM(s )>
МС-*МС< 1 : АС 2 З+МС SRC 3+АС 13,6: ADM ( s ) > 
МС-+МС<1 :АН 23-MC SRС 3-АС 13 ,6 :SBM( s ) > 
MOMC< 5:<SRC23 :AC23 ,6:WRR(s)> 
MC->-MC< 1 :< 2 :PCSRC 2 3 3 > , 6 : RDR^s )> 
MC+MC< 1 :< 1 : CY, 2 : ACO >, 6 : CLB ( s ) > 
MC-*MC< 1 :< 1 : CY> , 6 : CLC ( s ) >
MC+MCc1 :AC 2:+l,5 :IAC(s )>
MC-*MC< 1:< 1:AC13+1>,6:CMC(s )>
MC+MC< 1 :< 1 : C> , 6 : STC ( s ) >
MC+MC< 1 :< 2 :KO-AC 2 3,6: CMA ( s ) >
МС+МС< 1 : rar ( AC ) , 6 : RAR( s ) >
MC+MC< 1 : ral ( AC ) , 6 : RAL ( s ) >
MC+MC<1 : AC 2 :-1,6 : DAC(s)>
MC+MC<1: 9+AC13,6:TCS(s)>
MC+MC<1 : ACO+AC13,6:TCC ( s)> .
-  90 -










- does not effect anything
- loads the constant "const" (8-bit long) 
into the i-th register pair
- loads the contents of the i-th register pair 
into the SRC register
- loads the constant "K" (4-bit long) into 
the accumulator
- loads the contents of the i-th register 
into the accumulator
- exchanges the contents of the i-th register 
and the accumulator
- increments the contents of the i-th register 
by one. In case of overflow the i-th register 
is set to zero
- adds the contents of the i-th register to the 
contents of the accumulator
- subtracts the contents of the i-th register 
from the contents of the accumulator
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WRM - writes the contents of the accumulator into
the memory register previously selected by 
by the SRC
RDM - writes the contents of the memory register
previously selected by the SRC into the 
accumulator
SBM - subtracts the contents of the memory register
previously selected by the SRC from the 
contents of the accumulator
ADM - adds the contents of the memory register
previously selected by the SRC to the contents 
of the accumulator onto the output part 
previously selected by the four lower bits 
of the SRC register
RDR - reads from the input part previpusly selected
by the four lower bits of the SRC register 
into the accumulator
CLB - clears the carry bit and the accumulator
CLC - clears the carry bit
IAC - increments the contents of the accumulator
by 1, an overflow sets the carry bit
CMC - complements the contents of the carry bit
CMA - complements the contents of the accumulator
RAL - rotates the contents of the accumulator and
the carry bit left by one
RAR - rotates the contents of the accumulator and
the carry bit right by one
TCC - the accumulator is cleared. The least sig­
nificant position of the accumulator is set 
to the value of the carry bit. The carry bit 
is set to 0.
- the contents of the accumulator is decremented 
by one. A borrow sets the carry bit to one.
DAC
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TCS - the accumulator is set to 9 if the carry
is 0 and to 10 if the carry bit is 1. The 
carry bit is set to O.
STC - the carry bit is set to one.
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CONSIDERATIONS FOR IMPLEMENTING A MICRO-BASED MINICOMPUTER
5. E B E R G É N Y I , L . LEVELEI, G. M E S S I N G , M. SZALAY
Central Research Institute for Physics
Budapest
INTRODUCTION
Advanced LSI technologies seem to have revolutionized computer 
science and the associated technology. The rapid development in 
the field of microprocessors, processor slices and highly inte­
grated accessories provided a great variety of different micro- 
-circuits.
In connection with two concrete implementations of micro-based 
minicomputers we intend to describe some criteria for selecting 
the processor and defining the structure and architecture of the 
computer.
BASIC CONSIDERATIONS
There exists extensive literature dealing with microprocessors; 
they are handled from different aspects such as semiconductor 
technology, circuit density, speed, architecture, electrical 
features and organization. All these technical parameters are 
very important in starting a new development, but first of all 
one has to consider less technical aspects like the purpose of 
the computer, the time available for the development and whether 
large or small production series are intended, to list but a few.
94
Our Institute has been producing for some years the now the mini­
computer TPA-i, which is a twelve bit single address machine coiti­
on a software level with the PDP 8. Numerous small, as well as 
comparatively large, systems have been built based on the TPA-i 
for industrial as well as for laboratory purposes. A quite large 
set of peripheral controllers is available for conventional 
peripherals such as disks, lineprinter, tape, etc. as well as 
for CAMAC C2D. Software such as OS-i, RTS, etc. is utilized.
I
Our aim has been to modernize this SSI-MSI system considerably 
by maintaining complete software compatibility.
In our case, probably the most important factor has been the 
safeguarding of existing measuring technique and computer in­
vestments. The importance lies not only in the reduction of 
system development time (as some of the necessary devices al­
ready exist) but in saving old equipment by using it in new, 
higher quality systems. At least a part of the existing devices 
can be used even by systems with higher specification demands.
The word devices as used here applies not only to hardware 
devices since the appropriate software represents the major part 
of the investment.
Our intention was to build a new microprocessor based minicom­
puter with an improved price/performance factor which would be 
compatible - at least on software level - with the TPA-i. For 
the CPU a twelve bit monolithic CMOS microprocessor chip was 
chosen. Although the microprocessor does perform the basic in­
struction set of the PDP-8 for a 4K memory, its timing and 
control signals differ from those used by the TPA-i.
There were two different conceptions for the implementation.
The first (the TPA-L) involved a general purpose computer which 
would be especially suitable for business applications; the 
second solution (the TPA-LC) was principally concerned with 
real-time applications. In the following we will briefly describe 
both of these.
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THE TPA-L - A UNI V E R S A L  M I C R O - B A S E D  M I N I C O M P U T E R
The principal concerns were software compatibility with the 
TPA-i; availability of existing TPA-i peripheral interfaces 
and, as far possible, of TPA-i mechanics.
The block-diagram of the TPA-L is shown in Fig. I.
The bus system of the TPA-L is divided into two parts, viz. the 
yBUS and the so-called ADT and PDT bus. The latter has its 
origin in the TPA-i. (PDT is the acronym for Programmed Data 
Transfer bus, ADT is Autonomous Data Transfer bus.) The two 
buses are connected by the Bus Converter Unit (BCU), which 
enables data transfer and control from the CPU to the units 
placed along the ADT and PDT bus.
The yBUS, which consists of data and control signals of the 
CPU, is terminated by the Bus Terminator Card (BTC ) containing 
a yBUS display for maintenance purposes and connectors for a 
possible yBUS extension. The slots between CPU and BTC cards 
are used for connecting memory and new type interface cards.
The Control Panel Interface (CPI) takes care of the implement­
ation of the keyboard functions. The Control Panel (CP) is 
connected directly to the CPI card and contains the switches 
and display necessary for the manual control of the computer.
The two CPU cards contain, besides the CPU, the memory extension 
and time-share control electronics and the power-up restart fa­
cility. One of the CPU cards contains a real-time clock as well.
The whole computer is mounted in the original 19" rack of the 
TPA-i, where only the front-panel has to be changed.
The advantages of this structure can be recognized immediately. 
The development time was very short (less then one year). A cost 
factor of 0.4 to 0.25, depending on the system size, could be 
reached. The whole software package and all interface cards öf 
the TPA-i are immediately available. In this regared no new 
development is necessary.
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THE TPA-LC-A MICROCOMPUTER FOR REAL-TIME APPLICATIONS
Real time computer systems established by our Institute are 
interfaced by CAMAC to industrial or laboratory equipment. The 
CAMAC system has proved to be extremely powerful and admirably 
suited to this purpose. One of the main ideas of the TPA-LC was 
to benefit from the high density of modern LSI circuits, i.e. 
to build a microcomputer in CAMAC mechanics and eliminate there­
with expensive TPA-i mechanics, cables, connectors and driver 
- receiver circuitry. A second consideration was to create a 
modular system and to allow more processors along the same bus, 
and a parallel processing capacibility. None of this, of course, 
should affect the software compatibility with the TPA-i.
The block-diagram of the TPA-LC is shown in Fig. 2. The TPA-LC 
is a three module wide CAMAC unit (the area enclosed by the 
dashed line). The card in the middle is the CPU with the memory, 
extension controller. The CPU controls an internal bus which 
carries the same signals as the yBUS mentioned earlier. To 
this internal yBUS is connected the Keyboard Controller (K B C ) ,  
a TTY interface and the CAMAC interface card. There are there 
connectors on the front panel of the unit: one for the TTY, one 
for the yBUS extension, one for a small touch board ( R E C O R D )  
with the necessary switches and display.
CAMAC untis, TPA-LC interface cards and, if required, other 
processors can be connected to any of the slots along the 
Dataway.
The physical lines of the Dataway carry two sets of signals, 
either the CAMAC Dataway signals according to the CAMAC stand­
ard EUR 4100 or the signal set of the TPA-LC external bus, the 
IMBUS. The Dataway signal В informs the units connected to the 
Dataway whether the signals are to be taken as CAMAC signals 
(B=l) or IMBUS signals (B=0). CPU activity takes place on 
the internal bus. If the TPA-LC wants to reach any of the units 
connected to the Dataway it asks for the Dataway and waits until 
signals (Bus Busy, Bus Bargain In and Bus Bargain Out) do not 
allow Dataway access.
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If the Dataway access becomes free the TPA-LC starts its IMBUS 
or CAMAC cycle - whichever is intended.
The number of interruptable processors (TPA-LC-s) on the Dataway 
can be up to three. Interprocessor communication may take place 
via common scratchpad memory, and/or via the vectored interrupt 
facility in the MPO (Multiprocessor Option) unit of the TPA-LC, 
by which processors may interrupt each other by a vector stored 
in the vector register of the MPO.
Versatility and the modular concept of the TPA-LC show special 
advantages in real-time applications.
CONCLUSIONS
Two practical approaches for micro-based minicomputer implement­
ation have been demonstrated. Both solutions enable the safe­
guarding of existing investments. The use of the TPA-L development 
concept shortened the development time considerably. The multi­
processor capability of the TPA-LC is very advantages for real- 
-time applications; however, the development of new-type IMBUS 
compatible peripheral controllers must be taken into account.
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A SURVEY OF TEHCNIQUES FOR TESTING MICROPROCESSORS
P. KERNTOPF
Institute of Computer Science,
Warsaw
INTRODUCTION
Testing microprocessors is a relatively new and challenging 
problem. The high complexity of microprocessors and nonacces­
sibility of internal paths of signals make the conventional 
methods of testina LSI circuits as well as methods developed 
for testing large digital computers inadequate for solving this 
problem.
Techniques for testina microproprocessors are needed by both 
microprocessor manufacturers and users but the needs of these 
two groups differ areatlv. Testina microprocessors by manufac­
turers requires exhaustive checking of every product for all 
possible tvpes of failure. The users developing a microproces­
sor svstem are interested in checking performed during the nor­
mal work. Moreover, onlv those operations that are really used 
should be checked (e.g. some of the instructions mav not be used 
in an application proaram).
In this paper a brief review of methods for detecting micro­
processor malfunctions is presented from the user's point of view.
The obvious technique for detecting microprocessor malfunction- 
ina is to introduce multiple-voting redundancy. However, this 
vTell-known approach is quite costly as it requires the repli­
cation of microprocessors, memories and voters. In addition,
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to use this approach effectively one must first solve some new 
problems which arise [13.
In the paper we discuss some recently considered approaches 
different from the multiple”voting one. Firstly, a natural 
approach using a set of diagnostic proarams that checks the 
units of the microprocessor svstem is described and performance 
parameters for a commercially available microprocessor are given. 
Then, three recentlv proposed concepts for testing microproces­
sor systems through observing some selected parameters charac­
terizing the application proaram behaviour and detecting unex­
pected or invalid events are presented. An example of the simple 
possibility of detecting the cumulative effect of a failure on 
the program behaviour is the detecting of unused operation codes 
and forbidded memory access requests [23. However, such testing 
is not very sensitive. We shall describe methods based on choosingf 
state, sequencing and execution time as the parameters to be 
observed.
TEST PROGRAMS
A natural idea for testing a microprocessor in the system is 
executing a set of special test programs on the microprocessor 
itself. These programs are run during periods when no application 
programs are executed. We shall consider a typical diagnostic 
system described in [33. The svstem consists of resident diag­
nostic programs (permanently in the microprocessor system), 
non-resident diagnostic programs (loaded into the memory) and 
the diagnostic supervisor (the collection of programs controlling 
the execution of the diagnostic programs).
The diagnostic supervisor initiates the execution of resident 
and non-resident programs. It has three states: program state, 
idle state and machine check state. The application programs of 
the microprocessor svstem are executed in the program state. The 
diagnostic supervisor has no control over the execution of the 
programs in this state. If there are no application programs
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waiting to be executed, then the supervisor changes to the idle 
state. The detection of a fault in the idle state results in a 
transition to machine check state. The faulty units are located 
by the diagnostic programs executed under the control of the 
supervisor in the machine check state.
The approach presented has one essential disadvantage : it requires 
that a substantial part of the tested microprocessor operates 
correctly. Moreover, some faults occuring during execution of 
application programs might remain undetected while the others 
are detected after a delay which sometimes may be too long in 
terms of safety of the system. The testing using test programs 
is also costly if we take into account the additional equipment 
and memory space.
Let us examine the performance figures of the diagnostic system 
described above C 3 □ . Resident diagnostic programs for a commer­
cially available 8-bit microprocessor with a basic instruction 
time of 2ysec and 8K bytes of RAM memory use IK bytes of storage 
and their execution time is about 1 minute. Nonresident programs 
for the above two units use about 4K bytes of storage and their 
execution time is about 5 minutes.
STATE VERIFICATION
Now the method originally developed for testing control units 
with no direct and exhaustive observation points will be
presented. In this method a system is divided into two parts: 
the control part and the operative part.
The control part is viewed as a Moore automaton. Let Q denote 
the set of control states and let a set of commands C. bel
associated with every state "). 6 Q, where CL is the set of 
commands generated by Q which activate some operations in the 
operative oart.
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The operative part is considered as a set of independent func­
tional units U, . The subset of commands which is sent to U,
K к к Kfrom the control part is denoted by C \  Let CL be an opera­
tion activated by the state and performed by the unit U^.
Observing a state of the control part can only be performed
through the operative part. Two states Q. and Q. are distin-
к кguishable through a funcitonal unit if CL ф C .
Testing of the svstem consists in developing tests by choosing 
appropriate paths in application programs and appropriate data 
allowing the checking of the operation of the control part. This 
is done by exhaustive analysis of application programs to be 
performed bv the tested system. When constructing tests we look 
for the distinguishabilitv of everv state from all the other 
states, the ability to check all commands which are generated 
by every state through each of the functional units and which 
pass through every transition for all possible input value al­
lowing this transition.
In the microprocessor-based system the control part is assumed 
to be in the form of the flowchart of the application program; 
a control state corresponds to an instruction of an application 
program, and the operative part is made up of the microprocessor, 
the memories, the peripheral devices, etc. An observability 
means of a unit is an instruction of an application program which 
is observable during a transfer between the unit and another 
unit.
To perform the tests a working memory space is needed for storing 
information about the test progress. The disadvantage of the 
method is that this space may be very large for complex systems.
1 0 5
SEQ UENCING VERIFICATION
A method for developing reliable software has been presented 
in СбН. The method is based on a graph-theoretic model of soft­
ware systems which characterizes the system by its set of al­
lowable execution sequences. The method was applied in [ 7 1 to 
testing microprocessor systems during their normal functioning.
In this method an application program is divided into modules.
At the entry to each module the senuence of the fixed number of 
previously executed modules is checked. Faults can be detected 
by comparing the actual sequence with known allowable sequences. 
To use this method it is necessary to develop an algorithm for 
structuring application programs so that every execution se­
quence generated under the presence of a fault is not among al­
lowable execution sequences of the system.
Known allowable sequences can be stored as relations between 
modules (for example, execution of module A can follow execution 
of В or C ,A can be interrupted for В but not for C, etc). 
In addition to extra memory space some hardware is needed for 
performing the checking operation.
EXECUTION TIME VERIFICATION
The time-based method C8,9,1 OH is based on
(1) using time as the unique integration parameter 
for detecting malfunctions, and
(2) the observation that in existing microprocessors 
it is possible to insert some instructions into a 
program in such a way that they will not inter­
fere with the execution of the program.
The method compares the previously known execution time of a 
program with the actual time.
It is possible to insert into a program generators sending sig­
nals every time the processor passes through these generators
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durinq execution of the program. The generators can be used 
to denote the start and the end of measuring time. Let us con­
sider a sequence of instructions in a program and let A repre­
sent the beginning and В represent the end of executing the 
sequence. Let us assume that a timer in a testing unit is ini­
tialized at the point A and that the testing unit "knows" 
what is the correct time interval for executing the sequence.
Let us also assume that at the point В the signal for the end 
of executing the sequence is sent to the testing unit. If
(l) The testing unit receives the signal for the end of 
executing the sequence before the beginning of 
the time interval,
or (2) the expected time (i.e. the end of the time inter­
val) has passed, but the testing unit has not 
yet received the signal for the end of executing 
the sequence,
it will indicate that something has gone wrong.
CONCLUSIONS
The recently proposed methods of testing microprocessors durinq 
their normal functioning consists of detecting deviations from 
the a priori known behaviour of application programs. They 
differ substantiallv in the parameters which are observed for 
detecting malfunctions. In all these methods preliminary analy­
sis of application programs is necessary to prepare information 
about allowable program behaviour and all require extra equip­
ment. It is difficult to compare the methods without sufficient 
experience in applving them. Nevertheless the time-based method 
seems to provide a reduction in the amount of information that 
must be observed to detect malfunctions and to organize the 
observations. This method is also very sensitive because it deals 
with inteqer numbers (i.e. execution times expressed in clock 
cycles). The major advantage of these methods is that they are 
capable of detecting not only the effects of hardware failures 
but also the effects of incorrect synchronizing of processes 
within the system as well as error made bv the system designer
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(i.e. mistakes in design or implementation).
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МЕТОДЫ И СРЕДСТВА ПРОЕКТИРОВАНИЯ ЦИФРОВЫХ УСТРОЙСТВ, 
ВЫПОЛНЕННЫХ НА БАЗЕ МИКРОПРОЦЕССОРОВ
Эрени И.
Венгерская Академия Наук
Центральный Институт Физических Исследований, Будапешт
Введение
Появление микропроцессорных БИС создало возможность для 
построения таких систем и решения таких задач, которые раньше 
могли быть осуществлены громоздкими логическими схемами или 
мини ЭВМ. Но с применением микропроцессоров компактность сис­
тем и устройств значительно возросла при существенном сниже­
нии затрат на производство. Это в свою очередь способствовало 
и введению ряда новых свойств и показателей в новые системы. 
Снижение затрат на производство цифровых устройств на базе 
микропроцессоров, дешевизна БИС и возможность приобретения 
микропроцессоров в большом количестве - все это толкает к их 
широкому применениею в новых разработках. Но они требуют осо­
бого подхода к решению задач от разработчика. В первое время - 
во время первой генерации микропроцессоров - успехи новых раз 
работок часто были сломаны большим временем, необходимым для 
создания систем, и, конечно, дороговизной разработок. Естест­
венно, что микропроцессоры - это новое семейство "логических 
элементов" несравненно более сложное, чем любое из предыдущих 
и которое требует новые средства, а также методы разработок, 
и наладочных работ.
Во всяком случае к инженеру-разработчику предъявляются 
следующие требования: знакомство с проектированием аппаратур­
ной части, логическая схема; практика в составлении программ
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для /микро/ ЭВМ; и системный подход к работе по созданию обо­
рудования.
В будущем разработки аппаратной части все большее сводят­
ся к формированиям различных конфигураций из БИС таких, как 
центральные элементы, элементы памяти и периферийные элементы. 
Но основной проблемой остается и дальше создание программного 
обеспечения и совместная разработка комплекса аппаратной час­
ти и управляющей программы.
В прошлом работы по созданию систем с микропроцессорами 
были разделены на два основных направления: разработку основ­
ных характеристик и схемных частей аппаратуры, а также на раз­
работку и наладку программ. Такое разделение привело к значи­
тельным трудностям в согласовании работ и к большим запозда­
ниям в выпуске прототипного образца. Важнейшим шагом, облег­
чающим применение микропроцессоров, было создание средств, 
дающих возможность объединить, а также запараллелить проекти­
рование аппаратуры и составление программ во всех фазах разра- 
боточного цикла.
Подход к применению микропроцессоров
По вопросу о подходе к применению микропроцессоров можно 
различить два крайне отличных друг от друга взгляда. По перво­
му микропроцессор применяется в комплексе схемных элементов в 
виде микро ЭВМ. Под микро ЭВМ здесь понимается система, соб­
ранная на одной или нескольких печатных платах и содержащая 
кроме микропроцессора /МП/ и запоминающее устройство /ЗУ/, и 
блоки ввода/вывода. Такую микро ЭВМ можно заказать и встроить 
в разработанную систему, и можно составить программу для 
обслуживания системы.
По второму подходу микропроцессор применяется в виде се­
мейства БИС элементов, встраиваемых в разрабатываемую систему 
по усмотрению инженера-проектировщика. Исторически этот вто-
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рой подход более сходен с разработкой аппаратурной части, а 
первый с применением мини ЭВМ.
В чем же появляются отличительные черты этих двух подхо­
дов, и когда целесообразно следовать по одному и при каких 
условиях по другому? Попробуем ответить на эти вопросы.
Микро ЭВМ имеют следующие основные свойства:
- инженер-разработчик получает их в готовом, работоспособном 
виде;
- ЗУ, как правило, составлено из элементов ЗУ произвольной вы- 
борки, и для ввода программы необходимы вводные периферий­
ные устройства;
- устройство разработки /микро ЭВМ/ входит в продукцию;
- проверка работоспособности микро ЭВМ не зависит от примене­
ния; осуществляется подобно тестам-программам ЭВМ;
- их применение более целесообразно в продукции с малым коли­
чественным выпуском.
Семейство БИС элементов имеет следующие особенности:
- инженер-проектировщик получает БИС в виде элементов; 
разработка схемы является его задачей;
- разрабатываемая схема обычно работает на базе программы, 
внесенной в постоянное ЗУ; обычно нет периферийных'устройств 
для ввода программы;
- средство разработки и наладки абсолютно отделено от продук­
ции, поскольку готовый продукт не должен иметь функции, 
необходимые в разработочной стадии;
- в качестве периферийных устройств обычно применяются интер­
фейсы БИС-члены семейства микропроцессора;
- проверка работоспособности сводится к проверке правильности 
всех функций готового продукта;
- микропроцессорные семейства, как правило, применяются в 
большом количестве;
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- из применения постоянных ЗУ вытекает требование к минималь­
ному объему памяти, необходимому для хранения программы, - 
то есть программа должна быть составлена по возможности 
более компактно.
Спектр средств разработки и наладки цифровых устройств, вы­
полненных на базе микропроцессоров
Естественно, что подобно тому, как микропроцессоры появи­
лись благодаря развитию вычислительной техники /в том числе 
мини ЭВМ/, а также благодаря развитию логических схем и техно­
логии производства интегральных схем, так и средства разра­
ботки и наладки микропроцессорных устройств рождены из облас­
ти методики создания и наладки аппаратуры дискретного дейст­
вия, а также из области вычислительной техники. На рис. 1. 
показан примерный спектр существующих вспомогательных аппарат­
ных и программных средств разработки.
Слева спектр открыт осциллографами и счетчиками импульсов, 
которые служат исключительно для помощи исследования работы 
аппаратурной части. Справа начинается системами на базе сетей 
ЭВМ и их программного обеспечения, используемых только для 
разработки и составления программной части.
Устройства левой части спектра годны только для проверки 
аппаратурной части без окончательной программы, в которой ред­
ко можно выделить хорошо заметные на осциллографе циклы, час­
то появляющиеся и однозначные импульсы, особенно, если пробег 
программы не безошибочен. Средства в правой части спектра не 
способствуют обнаружению неисправностей и ошибок в аппарат­
ной части, не дают возможности для проверки работы разрабо­
танной системы в реальном масштабе времени. К тому же стои­
мость разработок на сетях ЭВМ очень велика.
Исследуя данный спектр можно заключить, что в середине 
его имеются те средства, которые и по стоимости, и по создан-
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ным ими возможностям больше всего удовлетворяют требованиям 
разработчиков. С их помощью хорошо осуществляется проверка и 
наладка разрабатываемого устройства, работоспособность аппара­
турной части, а также удобно составляется программа работы. 
Особенно выгодно применяются системы разработки и наладки с 
моделирующим микропроцессор модулем в случае, когда применя­
ется семейство микропроцессорных элементов, не микро ЭВМ. Во 
многих случаях хорошо используется и система на базе мини ЭВМ.
В дальнейшем рассмотрим требования, поставленные к систе­
ме разработки и проектирования на базе мини ЭВМ с использова­
нием моделирования управляющей памяти и системной шины. Разбе­
рем примерную функциональную схему и ход разработки с помощью 
этой системы, а также пример универсальной системы проектиро­
вания и наладки цифровых устройств на базе микропроцессоров.
Система проектирования и наладки на базе мини ЭВМ
В том случае, если доступна мини ЭВМ для разработчиков 
оборудований на базе микропроцессоров, легко можно построить 
гибридную систему некоторого рода моделирования работы обору­
дования на базе этой ЭВМ. В ряде случаев использование опера­
тивного ЗУ ЭВМ для программы микропроцессора дает уже значи­
тельную выгоду для проверочных работ. Добавляя небольшой блок 
стыковки микропроцессорного оборудования к ЭВМ, успешно можно 
решать эту задачу так, что путем использования всех услуг ми­
ни ЭВМ и ее периферийных устройств инженер-проектировщик и 
программист получают отличную возможность исследования и вме­
шательства в работу микропроцессорной системы. При этом сохра­
няется и возможность прослежения за работой микропроцессора 
и его программы в реальном масштабе времени /если ЗУ мини ЭВМ 
достаточно быстродействующая/ или в близком к режиму реально­
го масштаба времени.
В фазе составления программ микропроцессоров можно ис­
пользовать основное программное обеспечение мини ЭВМ. Так ре-
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дакторная программа мини ЭВМ помогает составлению исходной 
программы. Ассемблеры /трансляторы/ ЭВМ в ряде случаев легко 
поддаются адаптации к командному набору микропроцессора, что 
дает возможность создания кросс-ассемблера для выбранного типа 
микропроцессора. Часто составление такого кросс-ассемблера 
потребует только замены таблицы команд ЭВМ на таблицу команд 
микропроцессора.
Важнейшими функциями системы проектирования и наладки в 
фазе наладочных работ являются следующие:
- возможность считывания и записи в память микропроцессора 
/в данном случае она совпадает с ЗУ ЭВМ/';
- возможность исполнения программы по командам;
- доступ ко внутренним регистрам микропроцессора /считывание 
и запись содержания в них/;
- возможность остановки программы в любой заранее определен­
ной точке программы.
Так, работа с подобной системой на мини ЭВМ проектирует 
следующим образом. После трансляции программы необходимо сое­
динить мини ЭВМ и систему микропроцессора без памяти. Под уп­
равлением программы "моделирования" в память мини ЭВМ вводится 
программа микропроцессора и, при желании оператора, задаются 
исходные данные /граничные условия/ в необходимой ячейке па­
мяти, а также регистрах микропроцессора. Потом оператор зада­
ет условия остановки программы и также адрес запуска. Перед 
отправлением программы микропроцессора мини ЭВМ заставляет 
выполнение "вспомогательной программы" заполнения внутренних 
регистров микропроцессора. Затем программа из ЗУ ЭВМ считыва­
ет по командам и исполняется микропроцессором до появления 
остановки. В момент остановки ЭВМ также заставляет выполнение 
"вспомогательной программы", которая считывает и записывает в 
ЗУ ЭВМ содержание внутренних регистров. Интересующие операто­
ра данные при этом отображаются на периферийных устройствах 
мини ЭВМ.
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Аппаратурная часть может быть проверена и налажена прого­
ном специальных тестовых программ на микропроцессоре и исполь­
зованием при этом осциллографа,а также вспомогательных пультов 
отображения логического состояния важнейших шин разрабатываемо­
го оборудования.
На рис. 2. приведена блочная схема такой системы - систе­
мы "ассемулятора" -, созданного в ЦИФИ на базе мини ЭВМ типа 
ТРА-1 для наладочных работ оборудований, выполненных на основе 
ряда различных типов микропроцессоров. В систему входят блоки 
для программирования различных типов программируемых и пере­
программируемых постоянных ЗУ.
Универсальные системы проектирования и наладки цифровых авто­
матов, выполненных на базе микропроцессоров
Естественно возникает идея: применить микропроцессоры для 
построения систем проектирования и наладки. Микропроцессор 
тоже является центральным блоком вычислительной аппаратуры, 
может брать на себя функции, которые были перечислены в связи 
с применением мини ЭВМ для таких задач. Более того, целесооб­
разно создать специальный модуль внутри системы проектирования 
и наладки для моделирования микропроцессора, находящегося в 
разрабатываемом устройстве. Этот модуль, заменяя все функции 
микропроцессора в проверяемом устройстве, дает еще возможность 
для вмешательства оператора в ход проектирования программы.
Но если моделировать микропроцессор, то почему не моделировать 
аналогичным типом микропроцессора в модуле моделирования, ко­
нечно, добавляя еще и схему для создания возможности вмешатель­
ства. Такой принцип "моделирования в схеме", по сути дела, 
является моделированием всех операций микропроцессора в его 
физической позиции. Для достижения этого микропроцессор удаля­
ется из цоколя в разрабатываемом оборудовании на время прове­
рочных работ и заменяется модулем моделирования.
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К системе проектирования и наладки для реализации вмеша­
тельства оператора предъявляются следующие требования:
- обнаружение начала исполнения новой команды;
- возможность остановки программы в определенной точке;
- осуществелние считывания и записи в ЗУ;
- доступ к содержанию внутренних регистров микропроцессора;
- желательна еще возможность занесения различных состояний 
проверяемой системы в накопитель событий, откуда после оста­
новки можно анализировать предшествующие события.
В фазе разработки программы система проектирования и на­
ладки работает как микро ЭВМ, имеет систему математического 
обеспечения: редакторную программу, трансляторы, различные 
программы для работы с блоками данных /файлами/ и т.д.
В фазе разработки, проверки и наладки аппаратурной и прог 
раммных частей, а также при их совместной проверке и наладке 
применяются модули: моделирования, остановки, накопителя собы­
тий и программы, обеспечивающей нормальный ход проверочных и 
наладочных работ.
В качестве примера работы с такой системой приводится сис 
тема UMDS-KFKI, разработанная в ЦИФИ. При ее создании были 
учтены следующие важнейшие требования:
- возможность параллельной разработки аппаратурной и програм­
мной частей;
- возможность как испытания разрабатываемого устройства в це­
лом, так и постепенное построение системы из уже проверенных 
блоков ;
- универсальность с точки зрения исполнения системы разработки 
и наладки для многих типов микропроцессоров, отобранных для 
разрабатываемого устройства;
- удобство работы с системой.
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Блочная схема системы проектирования и наладки показана 
на рис. 3. Система построена вокруг единой системной шины. К 
этой шине подсоединяется центральный модуль управления /ЦМУ/ 
с микропроцессором типа Zilog Z- 8 0  большой вычислительной 
мощности. В схему этого модуля входит также блок передачи/прие- 
ма информации последовательного кода, который является интер­
фейсом для алфавитно-цифрового дисплея. Операционная система 
и наладочные программы занесены в постоянное ЗУ. Наряду с 
постоянным ЗУ система имеет и ЗУ произвольной выборки, макси­
мальная емкость которого 64 Кбайта. Все системные программы, 
кроме ОС и наладочных программ, используются из этого ЗУ. Для 
хранения программ и данных служит накопитель на гибких магнит­
ных дисках. Поскольку емкость дискового накопителя практически 
неограничена, то и сложные системные программы можно использо­
вать. Но кроме системных программ, на дисках можно хранить и 
файлы данных и программы пользователя.
По желанию к системе можно подключить и различные перифе­
рийные устройства: перфоленточные устройства ввода/вывода, 
строкопечатающее устройтсво и т.п.
Все эти здесь упомянутые блоки создают мини ЭВМ, с по­
мощью которой можно очень удобно разрабатывать программы.
Для наладки аппаратурных и/или программных частей служат 
следующие модули:
а/ Модуль модулирования микропроцессора разрабатываемого уст­
ройства. Этот модуль подключается кабелем к устройству и 
заменяет в нем микропроцессор. При такой замене модуль бе­
рет на себя все функции заменяемого микропроцессора. Схема 
модуля дает возможность исполнения функций устройства в 
реальном масштабе времени так, чтобы в любой точке пробега 
программы можно было остановить работу микропроцессора, 
анализировать и, при желании, изменить его внутреннее сос­
тояние. Схема модуля также содержит мультиплексоры, с по-
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мощью которых в целях хранения во время исполнения разраба­
тываемой программы можно выбрать либо память разрабатывае­
мого устройства, либо /если ее еще нет/ память системы 
проектирования и наладки.
б/ Модуль обнаружения условий остановки, записи в накопитель 
событий и выдачи синхронного импульса для осциллографа выра­
батывает свои сигналы по заранее запрограммируемым условиям 
Условия задаются оператором в виде логической комбинации 
контрольных сигналов микропроцессора с содержанием адресного 
слова и с содержанием слова данных, а также некоторых аппа­
ратных сигналов. Сигнал остановки передается модулю 
моделирования, который при этом останавливает свою работу, 
ожидая следующую команду от оператора. Сигнал записи в нако 
питель событий воспринимается модулем накопителя событий.
в/ Модель накопителя событий служит для сбора информации о
состоянии шин и контрольных сигналов микропроцессора в раз­
рабатываемом устройстве во время проектирования программы 
в режиме реального времени. Эта информация служит для ана­
лиза процессоров в устройстве без остановки и нарушения хо­
да его действия. После остановки по считанным из этого нако 
пителя данным можно узнать о правильности работы или о появ 
лении нарушения нормального хода работы устройства. Микро­
процессорное событие характеризуется ^0 двоичными разрядами 
/важнейшие контрольные сигналы, содержание адресной шины и 
шины данных/. В накопитель вмещается до 256 слов событий.
По желанию, можно подключить к модулю моделирования блок 
параллельных/последовательных интерфейсов и создать возмож­
ность испытания периферийных устройств с программами в разра­
батываемой системе до их окончательного построения.
В систему входят и модули для записи данных в самые раз­
личные типы программированных полупроводниковых ЗУ, а также 
для программирования БИС-матриц логических элементов.
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Основное математическое обеспечение системы состоит из:
- операционной системы;
- редакторной программы;
- трансляторов: макро-ассемблеры и кросс-ассемблеры для раз­
личных типов микропроцессоров;
- набор программ для обслуживания различных действий с файла­
ми данных на дисках;
- набора программ для обслуживания модулей программирования 
ППЗУ и матриц логических элементов;
- набора наладочных программ.
Эти последние имеют функции, вызываемые оператором с помощью 
печатной машинки:
- ввод программ и данных с дискового накопителя в ЗУ системы;
- считывание и запись содержания регистров микропроцессора в 
модуле моделирования;
- запрограммирование модуля обнаружения условий;
- считывание из накопителя событий;
- считывание и изменение содержания любой ячейки ЗУ;
- отправление программы в разрабатываемом оборудовании.
На рис. 4. показан ход разработочных и наладочных работ 
в случае применения umds-k f k i. Видно, что после определения 
структуры оборудования параллельно можно вести разработку и 
проверку программы и аппаратурных частей. Потом наступает фа­
за совместных испытаний и наладки.
Создание возможности параллельных разработок и ускорением, 
облегчением наладки и испытаний umd s-kfki сокращает и денеж­
ные, и временные затраты на разработки цифровых устройств, вы­
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MICROPROGRAM DEVELOPING SYSTEM FOR 
EMULATION PURPOSES BASED ON A PDP-8F
G. AMBROZY J. MISKOLCZI 
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Budapest, Hungary
This paper describes a realized solution for some practical 
problems of microprogrammable microprocessor system applica­
tions, i.e. generation and verification of microprograms. The 
solution is especially suitable for emulation applications, 
e.g. simulation of the central processing unit of computers.
Automatic microprogram generating, optimizing and verifying 
high level program were not used for microprogram writing. As 
a matter of fact the procedure itself and the hardware struc­
ture form a round whole, therefore neither the known micro­
assemblers /CROMIS [8 :,, Signetics Micro Assembler [9] / nor 
in-circuit emulators /as Intel MDS ICE-30 or the one described 
in mo] / were applicable.
The program package described syntactically checks the symbol­
ic source microprograms, makes it possible to edit the source 
programs, assembles them, and produces binary object programs. 
The hardware-software system presented here is oriented towards 
the Intel 3000 microprocessor family but is applicable to any 
other type of microprogrammable microprocessor.
The method for the symbolic writing of microprograms is presen­
ted ; the assembler and auxiliary programs for generating and 
correcting microprograms are then described; and finally, de-
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scriptions of the development system and the program verifi­
cation are given.
1. SYMBOLIC WRITING OF MICROPROGRAMS 
1.1. Structure of a microinstruction
The program package presented is suitable for processing 
microprograms with horizontal-vertical type instructions with 
a maximum length of 72 bits. As an example, a possible micro­
instruction is shown in Fig. 1; it is an instruction for the 
Intel Series 3000.
CPE field К MASK field FLAG field MCU field CONTROL field
7 bits max.24 bits 4 bits 7 bits N bits
Arithmetic unit control Addressing unit control------------------------- ».
Mi scellaneous 
control
Figure 1: Structure of a microinstruction
The role of the microinstruction is as follows:
- Control of the arithmetic unit
Two fields serve this purpose: the first field controls 
the actions of the central processing elements /СРЕ/ and the 
К field contains a constant. The CPE field is a microfunc­
tion bus determinig the operation to be performed and the 
operands. The К constant may be an input or the mask of an 
input. The first field is vertical, the second is horizontal.
- Control of the microprogram sequencing unit
The next microinstruction address is determined by the MCU 
/Microprogram Control Unit/ controlled by the MCU field.
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This field contains a variable length operating code and 
an address part. The MCU makes it possible to fetch the 
next microinstruction from the special environment of the 
currently executed instruction /except in one case/. The 
MCU handles the current values of the carry output and in­
put of the CPE array; it can store the values in two flag 
flip-flops. This function is controlled by the Flag Control 
field. Both fields of the MCU control may be considered as 
vertical instruction field.
- Miscellaneous control
This field controls the auxiliary circuits of the system, 
e.g. input/output interface, scratch-pad register block, etc. 
It may consist of horizontal and vertical parts.
1.2. Philosophy of symbolic writing of microprograms
There are different points of view concerning the method used
for microprogram writing.
- Microprograms should be written in an easily understandable 
and well structured manner.
- The computer used for the generation of microprograms and 
the one used for microprogram verification should be the 
same.
- The hardware and software support should be based on known 
means.
2. ASSEMBLER
With the above philosophy in mind, the minicomputer was chosen;
the definition of the microinstructions is made so that the
assembler of the minicomputer is able to assemble microprograms
- the only modification was to change its symbol table.
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Naturally the other programs of the minicomputer /e.g.EDIT, 
PIP, etc./ are available as well.
Since the assembler interprets the microinstruction fields 
one by one, a memory place of 12 bits is assigned to each 
field of the microinstruction. As the lengths of the fields 
differ and are often shorter than 12 bits with the result 
that the fields do not completely fill their memory places, 
assembling must be followed by an arrangement of binary 
information; by so doing useful information is able to find 
its way to the place of non-valuable bits.
Specification of microinstructions is made by symbolic names 
field by field.
Arithmetic unit fields: 2 or 3 memory places are assigned 
to these fields.
- Specification of CPE field is performed by one or two 
symbolic names. One symbolic name is used in the case
of the instructions concerning the two special registers 
only /АС and T/; e.g. CIAA means making AC complement. If 
two symbolic names are used the first one is the operator 
code, the second is the operand /e.g. ILR R5/.
- Specification of К mask field may be made by symbols or 
octal numbers. The maximum length of the field is 24 bits; 
if the length exceeds 12, two memory places are assigned 
to this field.
Microprogram Control Unit fields: two memory places are 
assigned to these fields. The first field has a length of 
7 bits and may be specified by a mnemonic /which defines 
the jump-instruction type/ and by a label /which points to 
the address or address environment of the next microinstruc­
tion/. The other field /the Flag Control field/ may be speci­
fied by two mnemonics:
- the first determines the flag bit input
- the second controls the carry readout and flag bit gene­
ration .
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Miscellaneous control field: every bit of the field performs
a control function. The field value can be specified in octal 
form or by mnemonics. In the case of mnemonics all the used 
bits of the field should be specified by symbolic names. The 
names may have plus or minus signs depending on whether the 
hardware operation needs a logical "0" or "1". The bits not 
specified will be assembled to values which are indifferent 
from the viewpoint of hardware control. The mnemonic specifi­
cation has the advantage over the octal one /though it may 
result in the definition of a max. of 12 symbolic names/ 
because the ingenious choice of the names gives a precise 
and understandable description of the action performed by the 
instruction.
The advantageous features of the assembler created in this 
way are :
- The assembler itself may be easily and quickly obtained 
from the minicomputer assembler. Thus an assembler specially 
adapted to the given microprogramming task can be produced.
- System programs of the minicomputer help the process of 
microprogram generation. For example, the editing and 
correcting of source programs can be done in the usual way 
by the EDIT program of the minicomputer.
- Storing the source program files and the assembled binary 
files on disc, and updating and loading the programs are both 
simple and fast.
3. AUXILIARY PROGRAMS
Here we present the programs which are partly of help in 
writing and editing source microprograms and are partly needed 
to transform the source programs for the minicomputer 
assembler. The linkage of the programs, and the procedure for 





3.1. Memory Map program
When writing microprograms the programmer should always 
bear in mind the empty and the already used addresses of 
the microprogram memory because /as mentioned above/ 
the Intel 3001 MCU circuit is not able to address any 
specific place in the memory.
The Memory Map program helps the programmer with infor­
mation about the used places by making a map of the micro­
program memory. The map of two lineprinter pages is 
printed in an arrangement of 32x16 cells of the 512 memory 
places addressable by the MCU. A cell contains the name 
of the microinstruction and under the name the next micro­
instruction address environment /i.e. the row or column 
number/. The microinstruction name may consist of a maxi­
mum of 4 characters, the next address of 3 characters.
On the map the unused cells are empty.
Arrangement and information of the map correspond to the 
MCU features /necessitating row or column specification 
for the next address calculation/. The Memory Map pro­




The program parts of the microprogram written in sub- 
modules can be processed by the Memory Map program; at 
the end of processing the binary form of the map can be 
output if desired. Having written a new microprogram 
module the MM program prints the new, updated map from 
the new source microprogram module and from the previously 
punched binary information. In this way the map can al­
ways be enlarged and it follows the growth of the micro­
program. Thus the MM program gives great support for 
writing further microprogram modules.
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On the one hand, during program writing the unused memory 
spaces for new microprograms are in front of the programmer 
in clear format and on the other hand the MM program processing 
the new source program prints those memory addresses /by 
their row and column number/ which were incorrectly used, 
i.e. by more than one microinstruction.
3.2. Microprogram Address Editor /МАРЕ/
During microprogram writing the requirement for the transfer of 
microprogram parts or the entire program in the micropro­
gram memory occurs frequently. This task is facilitated by the 
MADE program, which processes the labels /i.e. the address 
of the microinstruction, and the statements specifying 
the next microprogram address; and helps their modification; 
the other parts of the microprograms remain unchanged.
The MADE program searches for those parts of the microprogram 
which are related to the addresses; these statements are 
typed and the program waits for the operator's command which 
may be:
- to leave the address unchanged
- to change the statement to another one
- to alter the address by a given value /displacement/.
The last comman can be a single one for the entire micro­
program. In this case the MADE program checks whether the 
converted addresses overflow the memory address range; if so 
an error message is sent. Overflow may result from incor­
rectly specifying the displacement.
3.3. Microprogram Address Converter /MAC/
The MAC program has to convert the absolute addresses of the 
MCU instructions into relative ones. This conversion is neces­
sary for the Assembler. The conversion means relative address 
calculation with a modulus depending on the jump instruction 
type.
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The MAC program tests the microinstructions syntactically; 
it checks whether all for the microinstruction fields are spe­
cified, and if not: an error message.
In addition to these tasks the MAC makes a page editing on the 
source microprogram. It aims at avoiding the case when a form 
feed cuts a microinstruction in two when printing after assembly. 
Thus a listing is produced which is easy to manage.
3.4. Microprogram Compressor /М1С0/
As has already been mentioned a memory place of 12 bits is 
assigned to each microinstruction field, thus after having 
been assembled there are fields which do not entirely fill 
their memory places. The necessary compression is made by 
the MICO program, which discards worthless information. The 
constants determining the length of the microinstruction 
fields can be found in the MICO program and can be modified 
if the structure of the fields is changed.
4. THE DEVELOPMENT SYSTEM
The Development System presented here was in fact used for the 
verification of the microprograms for an emulated small com­
puter built from the Intel Series 3000. This microprogram 
developing and verifying system contains the emulated small 
computer - "microcomputer" - and a controlling minicomputer.
The tasks of this latter were as follows:
- to store the macro- and microprograms of the emulated small 
computer,
- to preset the inner registers of the microprocessor to 
the initial values and then to reaout these 
registers after the running of the microprogram,
- to carry out other control and checking tasks.
The motives for such an arrangement of the system were:
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- A minicomputer with relatively many utility programs was 
available.
- The utility programs are necessary for elaborating micro­
programs which need a great deal of mork.
- Editing, assembling and verification of microprograms and 
simultaneously checking the emulated computer hardware 
can be done on the same computer /minicomputer/.
The Development System hardware is essentially an "intelligent" 
microprogram memory consisting of
- The controlling minicomputer with its peripherals and disc.
- The direct memory access interface allowing the emulated 
computer to read macroprogram instructions and operands as 
well as microinstructions executing the macroprogram from 
the memory of the controlling minicomputer. The macroprogram 
memory is used by the microcomputer as if it were its own 
memory /the direct memory access channel of the Development 
System is connected to the microcomputer input-output bus/.
- The monitor program controlling the whole system. This 
program runs simultaneously with the macro- and microprograms.
4.1. Hardware structure of the system
The block diagram of the hardware components of the Development 
System is shown in Fig. 3. The part enclosed within the dotted 
line is the microcomputer. When this works independently it 
contains the PROM microprogram memory shown by the broken line. 
During development and verification the microcomputer gets the 
microprogram instructions either from the minicomputer memory 
or from the EPROM memory. In this latter case there is no 
essential difference in the timing relations of the independent 
or verified running of the microprograms.
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Hardware block diagram of the Development System
Figure 3.
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Input-output of the macroinstructions and operands and the 
input of the microinstructions are carried out by direct 
memory access. During controlled program running the system 
is commanded through the programmed channel interface.
4.2. Monitor program
Functions of the Monitor program are as follows:
- Macroprogram listing within the given address range and its 
checking and changing at desired addresses. When listing, 
the program types the contents of memory places between 
given beginning and final addresses; when checking, the 
contents are typed address by address. If changing is 
necessary the new content can be entered after the old
one in the same line. The program then rewrites the corrected 
content of the current address.
- Loading macroprograms from paper tape and outputting macro­
programs onto paper tape. For punching, both the start and 
the final address should be specified. The Information format 
of the emulated small computer /the absolute loading format/ 
is used.
- Microprogram listing, checking and changing. In listing mode 
the program writes a heading according to the microinstruc­
tion fields and the contents of microprogram words in octal 
form are typed between the specified beginning and final 
addresses. For checking single addresses the program types 
the actual values of the microinstruction fields of a 
specified address. During changing, an entire microinstruc­
tion or parts of it can be rewritten. The program then 
types the corrected microinstruction again. This possibility 
is useful when microprograms are being verified and some 
little correction needs to be made quickly since this avoids 
the need to correct and assemble the source program, which 
is a relatively long procedure.
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- Filling up the inner registers of the emulated small computer 
/i.e. the registers of the microcomputer/. The inner regis­
ters of the microprocessor are part of the inner registers
of the microcomputer because the latter has a scratchpad 
register block as well . The filling up is carried out in two 
steps. First the operator specifies the register names and 
their contents by means of the console peripheral /contents 
of the unnamed registers remain unchanged/; the contents are 
stored in a table and do not change during microprogram run­
ning. This allows the restarting of the microprogram many times 
with the same initial conditions /register contents/. In the 
second step /which is started by the monitor program/ the 
microprogram built into the monitor program fills up the inner 
registers before the start of the microprogram to be run.
- Starting of the microprogram to be verified. After the opera­
tors command the monitor program waits for the last executed 
microinstruction address. At this address a microinstruction 
bit will be changed which makes the microprogram stop. The 
control then goes back to the monitor program which begins to 
read out cho contents of the microcomputer registers.
- Readout of the inner registers of the microcomputer. This 
action - similar to the filling up the registers - is 
performed by a microprogram built into the monitor program.
The contents are read into the memory of the minicomputer.
Thus the operator is able to display and verify the contents 
of the inner registers of the emulated small computer.
5. VERIFICATION OF THE MICROCOMPUTER
Essentially verification is carried out by execution of single 
macroinstructions and complete macroprograms. The verification 
procedure is shown on the flowchart in Fig. 4. The system 
executes the macroprogram either by steps or continuously.
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During verification - when the system stops, the data fields of 
macroprogram and the inner registers of the microcomputer 
may always be checked. Should there be any errors, micro­
program correction can be made by the monitor program on the 
level of the object program. For a comparatively large amount 
of correction it is advisable to carry over the modifications 
into the source program and to generate a new object program 
by means of the program package described above.
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We want to give in this introductory paper a short overview of 
the history and the perspectives of microprogramming. The word 
"microprogramming" is meant here in both the sense of "progranmed 
logic" and of "microcomputer programming". At the end of this 
paper we shall see the validity of this interpretation. The first 
chapter is concerned with microprogramming as "programmed logic", 
the second with "microcomputer-programming", white in the third 
chapter both will be discussed.
1 . M I C R O P R O G R A M M I N G
The concept of microprogamming was introduced as early as 1951 
by Wilkes (9). Wilke-, defined an intermediate level between the 
machine code and the hardwired components, recognizing the fact 
that a "few" basic logical operations in appropriate sequences 
can interpret the machine codes. This part was called by a 
"control section" and the sequences of operations by "micropro­
grams". As it was originally published this supplied a computer- 
-desiqn method and this revolutionary concept was applied in 
research and development since the fifties and in practice since 
the sixties by the widely used, microprogrammed thirdgeneration 
computers.
The advantages in computer design can be summarized as follows :
- it is a tool with which to adapt hardware to software and 
application requirements
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- it provides variable instruction-sets
- microprogramming is a systematical approach to designing 
the control section of a machine
- it provides a tool for emulation in applications as well 
as during the system development
- it eases maintenance
The disadvantages are also listed in the literature:
- unified notions were not used in microprogramming: a wide 
range of microprogrammable (even user-microprogrammable com­
puters were applied without basic common notions
- the architecture-description languages generally reflect 
special architectural philosophy
- the parallelism - and, consequently the synchronization - 
led to very complex control structures
- no hardware tools were provided to check the correctness of 
microprograms.
We want to refer here to most of the paper (especially those 
which are listed in the references at the end of this paper), 
giving practical solutions for some of these problems and dis­
cussing the pros and cons.
Microprogramming languages were developed to assist microprogram- 
-design, and hardware-description languages and to give the 
semantics of these microprogramming languages. The users found 
themselves in the same situation as application programmers with 
the same problems but at a deeper and sharper level. Differences 
and identities between the styles of the work of a micropro­
grammer and of a programmer (in general : can be illustrated as
- there were two sets of algoritgmic languages (one set for each) 
but these had no language in common,
- when realized, a microprogram must be correct - a program may 
by incorrect,
- due to the fact that microprogramming is an adaptable system- 
-architecture component, microprograms reflected both the
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system-architecture and the application dield, but a wide variety 
of these fields existed.
These problems were internal (laboratory-level) ones in the 
industry but with the advent of user-microprogrammable machines 
(HP 2100 MX) these problems entered the application-field.
2. PROGRAMMING MICROMACHINES
in this decade microprocessors, and the components around them 
with which are built either a microcomputer or a microprocessor- 
-system have led us to flourishing area in the application 
field. We do not want to summarize either the new applications 
or the new products, but to discuss them from a programming 
standpoint.
Microprogramming and micromachine programming have one feature 
in common and this is ROM or PROM-programming: the program pro­
duced is placed (burned) into a ROM or PROM and no further 
change is available in the case of a ROM, while a limited number 
of rewriting possibilities exist in the case of PROM-programs.
Due to this fact the classical model of the programs and data 
in the same memory cannot be applied further, because these 
should be divided into two parts: control-section for programs 
and mostly registers, RAM's to store data.
New and important problems arose from the rapidly growing appli­
cation fields and the variety of components in the micromachines. 
Some of these problems are
- during micromachine des i on the formerly applied design-technol­
ogies cannot be used, because the hardware and software and 
the "supervisors" should be designed together - hence a 
unified technology would be needed: the systemdesing technol­
ogy.
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- during micromachine development two kinds of developing tools 
are necessary: one for the hardware and one for the software. 
Generally these are based on different tools; hardware-devel­
opment tools are based on compatible components, software- 
-developing tools are based on incompatible computers. Conse­
quently the programs produced by crossassemblers or cross- 
-compilers (even if they were carefully tested) are not di­
rectly those which were required, because the requirements 
and the programs are expressed on another computer by a (pos­
sibly high-level) programming language. Hence it follows that 
system-deveI oping tools are needed to develop both programs 
and microcomputers. The industry recognized this problem at 
an early stage.
- It would be another variation of the same theme to discuss 
the question of whether we really need isolated system-design 
and system-developing tools or not: it is possible either to 
integrate or to realize them in the same way.
- in micromachine applications the application-field requires 
a special architecture to be tailored. Here by the word 
"architecture" we mean both hardware and software. A small 
change in these requirements would disturb the special archi­
tecture and a tremendous amount of man-power would be wasted. 
To avoid this role of modular and structured programming prin­
ciples is more important here.
In order to solve these problem, the tools now available are
- higher-level languages (both macro- and algorithmic languages)
- verification-oriented languages
- program-developing kits
- modular design and developing tools
- structured (micro) programming technology
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3. MICROPROCESSOR-BASED MICROPROGRAMMING
In recent years the applications of microprocessors as compo­
nents of larger computer systems have been of growing importance. 
The main problems in this issue are merged from the problems of 
both microprogramming and microprocessor-programming, and on the 
other side the advantages of these two lines are summed up. Most 
of the open problems can be derived from this application-area, 
hence it - as a paradigm - reflects the nature of questions to 
be solved.
To illustrate this let us assume that a microprogram-memory
word is given divided into different fields: F. , F F1 2 n
processing level
fieId-interpreter microprocessors
which are interpreted by an appropriate set of (possibly dif­
ferent) microprocessors with their own memories M. Bit-sliced 
microprocessors are designed to realize these sorts of central 
processings units or processing elements. From a programming 
point of view we can see that the programming of the field- 
-interpreter microprocessor leads us to those problems which 
are listed in Section 2 and programming this processing unit or 
element leads us to the problems in Section 1.
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Some of these are reduced to simpler ones or resolved such as 
the problems of parallelism and synchronization on the level of 
microprocessors but not on the processing-level.
A new problem is that the architecture of microprocessors more 
or less determines the programming-I eve I arch i tecture. The number 
of bits in a register, the number of shared synchronization com­
ponents etc. are such features of microprocessors, so that 
sometimes in order to build up a processing unit there is only 
one possible solution, and to design a significantly different 
architecture for other purposes is almost impossible. These 
statements are not valid at the processing level because the 
"micro-orders" (i.e. the contents of the fields) can be differ­
ent in order to reflect the problems in applications.
Due to this fact the reconfiguration principle (i.e. the dynamic 
changes in the interrelation between the microprocessors in 
question) can be realized. Consequently the microprograms on 
the processing level should be written in such a way that either 
they are (more or less) invariant against these reconfigurations, 
or they have the available control structure as a "parameter".
The higher-level microprogramming language approach supports 
the methods for the first case, but for the second today's pro­
gramming principles are not enough.
In this conference we shall see some results in this direction. 
What we really need are microprogram and microprocessor-pro­
gramming design and development tools integrated with the other 
components as a system design and development tool.
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MICROPROGRAM STRUCTURES OF MICROPROCESSORS
R. W. MARCZiNSKI
Institute of Computer Science of PAS 
Poland
INTRODUCTION
The progress in the development of digital devices is character­
ized by a permanent increase in the complexity of elements and 
at the same time a decrease in the variety of raw materials 
used to build computers. Figure I shows this phenomenon in time.
M - Material 
E - Element 
L - Logic 
U - Unit 
S - System
Today, computers are built up from small SSI and MSI elements, 
as for example the CRAY 1, computer to one-chio VLSI microcom­
puters as the INTEL 8748.
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M o t o r o la  10800,10801
M o to ro la  MACS 
/A dva nced  C o m pu te r 
S ys tem /
PDP 11 /45
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T a b l e  I
In Table I the actual trends in these developments are pre­
sented. In the two right-hand columns devices with fixed in­
struction sets and fixed structures are shown. These devices 
are built using unipolar technology. The two left-hand columns 
contain devices whose structures can be defined by constructors. 
They are built using bipolar technology.
The only approach which gives full freedom to a constructor 
uses gates and flip-flops as building elements. The bit-slice 
architecture gives a constructor a limited possibility of choos­
ing the length of word, the type and length of instructions, 
an instruction set and some possibility of choosing the computer 
structure.
The history of computer evolution allows the formulation of the 
following conclusion:
We look for modular solutions from hardware through firmware 
to software.
During the sixties there were two trends in this approach.
One of them has its origin in the theoretical works which were 
oriented on universal logic modules. It means that such a module 
can realize all logical functions for a fixed number of variables. 
The second trend has its origin in homogeneous cellular elements.
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Unfortunately, these two trends have not found any renercussion 
in the production of IC elements. The analysis of à production 
trend of integrated digital elements shows that the production 
types have their origin in the structural divisions of computer 
structures. A classification of IC products would be very useful. 
The classification should be carried out using the implementation 
mechanisms in computers. Bit-slice microprocessors are elements 
of this kind. These modules provide an opportunity for the real­
ization of computers by assembling bit-slice elements.
The basic assumptions for developing bit-slice elements were:
1) Vertical partitioning of computer structures
2) Using microprogrammed structures
The first assumption is obvious in parallel computers where 
vertical partitioning was used to implement boards in the old 
technology. It provides an opportunity to chose the required 
length of words in the designed machine and is also more suitable 
for IC technology. It leads to elements with a small number of 
pins and moderate power dissipation.
The second assumption, however, introduces some standard struc­
tures which help manufacturers to define modules as well as 
providing an opportunity for defining the designer's own 
instruction set. It also gives the designer a very handy meth­
odology for designing the control unit in a processor, and due 
to this standard structure helps the integrated circuit designer 
in the implementation of the more powerful elements.
Advantages of microprogrammed structures are:
- flexibility
- intrinsic design methodology.
A disadvantage is lower resulting speed.
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The microprogrammed implementation requires a very fast micro­
program control memory to obtain the necessary speed, especially 
if we use horizontal microprogramming. The microprogram control 
memory should be several times faster than the main memory.
If this condition is not satisfied many advantages disappear.
The speed factor of the control memory is not so critical in 
solutions with vertical microprogramming.
MICROPROGRAMMED PROCESSOR STRUCTURE
The principal microprogrammed processor structure is shown in
F i g u r e  2.
The processor consists of an arithmetic logical unit - ALU, a 
microprogrammed control unit - MCU, a main memory - M, an in­
struction register - an IR, an instruction counter - IC, an 
I/O Interface, a Clock and a Bus.
The processor activity is bounded by data and instructions coming 
through the BUS and switches which are controlled by a control 
signal generated by the emitter of the MCU and a series of clock 
pulses (not shown in the figure).
Peripheral Units
tin. Ó.
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157
There are two levels of microprogrammed processor activity- 
-instruction or macro-level and microinstruction ox micro-level. 
The macro-level has two phases:
- phase 1 - fetch of instruction from memory
- phase 2 - execution of instruction
Activities on the macro-level are controlled by microprograms. 
Phase 2 of macro-level realization on the micro-level starts 
by decoding the operation part of the instruction contained in 
the IR. The decoded operation part serves as the first address 
of the microprogram stored in the control store. Next, the first 
microinstruction is transferred to the microinstruction register. 
The control part of the microinstruction is used to generate the 
control signals which control execution of the prescribed micro­
operations. Then the address of the next microinstruction is 
generated and the next microinstruction is executed. This pro­
cedure is repeated. The last microinstruction of the microprogram 
causes the fetching of the next instruction of the program at 
the macro-level. A new instruction is executed in the same manner 
on the micro-level.
The method of generating the next address of the microinstruction 
is a necessary factor in the description of an MCU element. The 
ALU can be considérés as a set of storage elements (registers), 
a set of function elements and paths between them. The ALU ac­
tivity consists of a series of elementary register transfers.
The function elements can be independent of storage elements, 
i.e. they are special elements for processing only, or dependent, 
i.e. they are linked with definite storage elements.
The 'ALU realizes a register transfer as an elementary micro­
operation. The number of possible simultaneous transfers depends 
on the ALU construction.
Every transfer and its function is controlled by control signals 
from the MCU and the clock. Operation on one storage element can 
be considered as a transfer operation on itself. To characterize 
the ALU structure it is enough to give a set of all admissible 
register transfer and their functions. A simple ALU structure
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is presented in F i g u r e  2.
The other parts of the microprogrammed processor operate like 
typical units in a conventional processor.
CLASSIFICATION OF BIT-SLICE MICROPROCESSORS
Bit-slice microprocessors are produced by many manufactures but 
at present generally accepted standards do not exist. The prod­
uced elements have many differences.
P r o c e s s i n g  e l e m e n t s
The Classification concept for ALU-s is based on the fact that 
in microprogrammed machines the processing operations are sets 
of microoperations. A Microoperation is a simple register trans­
fer operation during which some functions are performed. The 
activity of microprogrammed ALU-s can be described as:
D
where D is a place of destination, S1, S11 are sources and 
Pi is a function which is executed during the transfer.
Each transfer implements a part of a microinstruction. The des­
cription of all possible combinations of these transfers gives 
us the operational and structural possibilities of a bit-slice 
arithmetical unit.
The structure of an ALU is characterized by a set of destinations 
and sources and their properties. The various structures of an 
ALU contained in bit-slice microprocessors have been identified 
by Aspinall Í21 . A destination place can be a register inside 
an ALU or output pins. Sources can be registers inside an ALU 
and/or input pins.
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An ALU structure is defined by a set of sources and destinations. 
In additional tables possible transfers between soürces, the 
set of destinations and the set of possible operations are de­
scribed .
The Advanced Micro Devices 2901 shown in Fig.5. is an example 
of a bit-slice ALU C31.
Source 1
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The data structure of the AMD 2901 bit-slice device (see F i g u r e  31 
has seven extra registers in the FU feedback path. The register 
Q has a shift facility and two multiplexed inputs. The register 
array has the interesting feature of being a double read register»
The device allows two registers in the array to be read at the 
same time (R and w) by means of two separate register addresses 
(RA and RB). Data may only be written into the W-register.
The data may also be shifted, left or right, before being loaded 
into the register.
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In T a b l e  2 the classificaiton of current bit-slice ALU devices 
is shown.
B i t - s l i c e  p r o c e s s o r  
e 1ements
5 r u e t  u re S l i c e
w id th  / b i t s /
F a i r c h i l d  9405 DI; FU.R? DO 4
I n t e l  3002 D I;  FU, R , Q ; DO 2
T e x a s  SBP0400 D I;  FU, R , P ; DO 4
M o n o l i t i c  6704 
M em o r ies D I;  F U ,R /R ,Q ;  DO 4
AMD 2901 DI; F U ,R /R ,Q ;  DO 4
M o t o r o l a  10800 DaI ;  R /R ,Q ;  Db I / 0
; a b  I e  2  .
where
FU -  F u n c t i o n  u n i t
R,P -  R e g i s t e r  s e t s
Q -  R e g i s t e r
DI -  D a ta  i n p u t
DO -  D a ta  o u t p u t
R/R -  D o u b le  accè s  r e g i s t e r  s e t
I / O  -  S w i t c h e d  I n p u t / O u t p u t
M i c r o p r g r a m m e d  c o n t r o l  u n i t
Microprogrammed control unit structures can be classified with 
respect to the mechanism of the selection of words in the control 
store. This is the next address generation. The chosen solution 
to this problem is reflected in the hardware structure of the 
control store address generator. The structure of the generator 
determines the general characteristics of the control unit.
Being more precise, this classification will be made with regard 
to the sources of the next microinstruction address.
The primary or basic address sources are a microinstruction 
counter and an address in the current microinstruction. The 
secondary or auxiliary address sources are a stock and an 
auxiliary random access memory. These four elements define sixten 
possible solutions.
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Primary source Secondary source Name




X X X CAS
X X X CAM
X X X X CASM
Tab Ie 3
Table 3 contains the most representative solutions. The two 
first rejected cases are the "stack" and the "auxiliary memory" 
alone cases, which do not fulfil the condition that a basic 
source must be present in a solution. As far as the other cases 
absent in the table are concerned their structures and properties 
are restricted versions of the cases presented in the table.
The function for generating the address of the next microinstruc­
tion can be written as follows:
A = F ( C, AS , M , t, c )
where F is a function of the MCU, C,A are primary generators,
S,M are secondary generators, t is the type or operation mode 
of microinstruction and c means conditions.
The type of microinstruction control unit structure is cha­
racterized by primary and secondary generators. The t and c 
are usually are given in the form of a table in which all control 
details are presented.
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This classification of MCU structures with the use of a table 
is sufficient for the description of a microprogrammed control 
unit.
A more detailed description of MCU features is given in Ci, 53. 
In table 4 the most important features of the MCU are given 
in a condensed form.
STRUCTURE n e x t add re s s o t h e r s  f e a t u r e s
Type 1 i near random b ra n c h 1 oop m u l t i
b ra nch
mod u 1 a r dynam i c
C + - p o s s i b l e ' d i f f i c u l t - - -
A + + p o s s i b l e p o s s ib l e - - -
CA + + + + - - -
CAS + + + + + + -
CA M + + + + + p o s s i b l e +
CASM + + + + + + +
T ab le  4
We assume that all MCU-s have some condition possibility depen­
dent on a result of the executed microinstruciton.
In the Table 5 
is presented.
a classification of current bit-slice MCU's
Type o f  
b i t - s l i c e  MCU S t r u c t u r e
S ta c k
de p th
I n t e l  3001 A -
Texas  74161 C -
Texas 74S482 CAS 1
M o n o l i t h i c  6710 
M em or ies CAS
4
S i g n e t i c e s  8X02 CAS 4
AMD 2902 CAS 4
F a i r c h i l d  9408 CAS 4
T a b le  5
1 6 3
Most of the produced bit-slice MCU's have a CAS structure which 
provides an opportunity for modular microprogramming, but small 
stack depth limits this feature. The Intel 3001 has an A 
structure only with some limitation of word length. This struc­
ture is very fast, but it is difficult to write microprograms 
for it.
CONCLUSION
The Classification of bit-slice microprocessors presented in 
this paper had two approaches. One is based on the identification 
of already produced structures and their classification C51 .
The second approach is based on an anticipation of future struc­
tures .
Both approaches are very useful and shown how to define and 
classify LSI modules and blocks in order to stimulate manufac­
turers .
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MODULAR MICROPROGRAMMING APPROACH IN MICROPROCESSORS
M. TUDRUJ
Institute of Computer Science 
of the Polish Academy of Science 
Warsaw, Poland
INTRODUCTION
One of the most important elements of a microprogrammed control 
unit is the control store address generator, which prepares
address for consecutive microinstructions to be read from the 
control store. The features of this generator are crucial if 
complicated control schemes have to be embodied in micropro­
gramme. The growth of complication at the software level and 
the need for more and more sophisticated computer instruction 
sets put strong demands on the microinstruction sequencing 
aspect of microprogramming, which became the commonly used means 
for solving software/hardware articulation problems.
The achievements of LSI technology gave important support 
for the development of microprogrammed control unit structu­
res. The advent of microprocessors showed at first rather little 
interest in applying microprogramming, which was the consequence 
of the simplicity of the earlv microprocessor designs. Micro­
programming was then used only in two microprocessors of the 
bit-slice type, namely Intel 3000 and MMI 6700 series. The 
growth of interest came after 1975, when technology permitted 
the manufacture of more developed designs. Since then micro­
programming became a commonly used technique in bit-slice micro­
processors, and even recently, it has proved to be useful in 
16-bit monolithic designs such as CP 1600 or PAGE microprocessors.
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The bit-slice microprocessor designers could use all the micro­
programming experience which has been accumulated since the 
early years of microprogramming. So now most bit-slice micro­
programmed control units have facilities which permit quite 
complex control structure in microprograms, including the struc­
tures which lead to modularity in microprogramming.
M i c r o p r o g r a m  m o d u l a r i t y  c o n c e p t
The idea of modularity in microprogramming was implied by three 
trends which appeared in the development of microprogrammed 
control units:
- the minimization of control store volume by applying the 
subroutine technique to microprograms,
- the need for standard control constructs provided in the con­
trol units, enabling simple implementation of flowchartable 
microprogram logic,
- the attepmts to implement complex control structures in micro­
programs through the application of structured programming 
techniques.
when the modular approach is applied, a microprogram is in fact 
a sequence of conditional or unconditional references to the 
set of standard microcode modules. It does not exclude, how­
ever, some straight line microinstruction sequences in micro- 
programms. The exemplary modular microprogram structure is shown 
in figure I .
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A microcode module is a sequence of microconstructions which 
has the following features:
a/ it has distinguished entry and exit points, 
b / it can be entered an executed independently of the 
context by which it has been referenced, 
с/ the return to the calling context is executed automatic­
ally,
d/ it can contain conditional or unconditional references 
to other microcode modules.
The basic primitives for modularity are call and return opera­
tions added to the control store addressing functions. These 
operations should be combined with branch operations upon the 
result of computer status testing.
The following control constructs are essential for the modular 
structure of microprograms, figure 2. The microprogrammed 
control unit oriented on modularitv should enable their straight­
forward implementation.
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2 / if W then A else В 3/while W do A
Fig. 2.
A and В mean microcode modules, which 
can be straight line sequences of microinstructions or can be 
microcode structures defined recursively from the three con­
structs shown above.
To make the modularity more efficient, the "case" construct 
can be added to the constructs depicted above.
The modularity in microprograms should be differentiated from 
the commonly used subroutine technique in microprograms. A 
microcode subroutine has almost all microcode module features 
except, that a subroutine does not have to be common for many 
microprogram sections and be independent of the calling context. 
Hence it is allowable for a microcode subroutine to have a 
particular address embedded in its return microinstruction.
For example, it can be necessary to enable an implementation 
of one of the basic control constructs stated above. This is 
not allowed for microcode module return microinstructions, which 
cannot be a priori particularized to any address.
A further requirement that could be imposed on microcode modu­
les is that they have no explicit addresses in their bodies at 
all. This requirement seems to be too excessive for the current 
state of microprogramming engineering development, so it will 
not be enforced in this paper. However the control store address 
generator described in the final part of this paper has some
1 / A then В
In these constructs
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facilities for an implementation of this feature.
H a r d w a r e  s t r u c t u r e s .
The classification of the control store generator structures 
given in [6J shows that onlv those structures which contain 
the address stack or the address memorv can implement modularity 
in microprograms. These structures are:
1/ "follow counter / address + stack" - CAS type,
2/ "follow counter / address + memory" - CAM type,
3/ "follow counter / address + stack + memory" - CASM type.
The third of the structures which is the most evolved one is
shown in figure 3.
Control store SYNCH.
There are 3 elements in this structure which store the control 
store addresses:
- the counter, which is used for accessing the consecutive
locations in the control store; it is used mainly for address­
ing microinstructions inside the microcode modules,
1 7 0
- the stack, which is used for storing return addresses from 
microcode modules; it can be also used for branch addresses,
- the auxiliary address memory, which is the additional source 
of addresses; in modular environment the memory can store se­
quences of references to the modules held in the control store.
The review of bit-slice microprogram control unit structures 
contained in C83 shows that most of these structures are of 
CAS type or CASM, if some additional registers used for inter-Imediate storage of addresses can be treated as a substitute 
for a memory.
The table given below shows bit-slice microprocessor control 
units which have stacks for microprogram addresses and gives 
their stack depths and numbers of control store addressing 
functions.
T a b l e  I
Microprocessor type Stack depth
Number of cs addressing 
functions
MM 6710 1 8
AM 2909 4 12
SIGNETICS 8 X 02 4 8
TEXAS 74S 482 4 64




The depth of stacks contained in these control units is limited 
to 4 and only in the M 10801 unit is a control provided to 
enable the expansion of the stack. Numbers of addressing func­
tions vary from 8 to 64 in the Texas 74S482 unit, which has the 
full adder inside, especially for control store addressing pur­
poses .
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The control store addressing functions of the above units can 
be classified in one of the following categories:
a/ basic functions, which are unconditional and are sets of
such primitives as microprogram counter incrementation, push 
or pop of a stack, register contents transfer or the like, 
b/ higher level functions, which are conditional and are composed 
of basic functions; they are wired inside the control unit 
chip and hence are ready for a microprogrammer.
The AM 2909, SN 74 S 482 bit-slice control units have only 
basic addressing functions which have to be combined in more 
complicated conditional ones using additional circuitry outside 
these units. The remaining control units of Table I have ad­
dressing functions of both types, which are up and need not be 
combined by any outside unit circuitry.
The analysis of the addressing functions of the control units 
mentioned above showed that all these units can implement an 
evolved microcode subroutine technique rather than a modular 
techniaue in the sense assumed in this paper.
Let us now discuss these problems in more detail, taking as 
an example the AM 2909 microprogram control unit C93. The 
global scheme of the unit is shown in figure 4.




There are different control signals applied in the scheme:
S , S, select the address source for the modification block о 1FE activates and de-activates the stack
PUP controls POP or PUSH operation on the stack
ZERO forces the address to the zero state or enables OR - 
modification with BRANCH INFORMATION 
OE opens the address output from the modification block
to the control store
The values for the control signals must be prepared outside 
the AM 2909 unit in the additional logic. The signals are in 
general a combination of addressing control bits of the current 
microinstruction and the AM 2901 CPU state test result:
There are 12 addressina functions in AM 2909, which are control­
led by S^ , S , FE, PUP signals. They are shown below:
s1 £’о FE PUP SYMB FUNCTION
о 0 0 0 POP Pop, y«-yPC, yPC-<-yPC + 1
о о 0 1 PUSH Push,y-*-yPC, yPC«-yPC + 1
0 о 1 X STEP y«-yPC, yPC-<-yPC + 1
о 1 0 0 POP AR Pop, v«-AR, yPC^AR + 1
о 1 0 1 CALL AR Push, y-f-AR, yPC-*-AR + 1
0 1 1 X JMP AR y^AR, yPC-'-AR + 1
1 0 0 0 RTS V^STKO, yPC^STKO + 1, Pop
1 о 0 1 RTS 1 y^STKO, Push , yPC^STKl
1 0 1 X LOOP v^STKO, yPC^STKO + 1
1 1 0 0 RTSD v-s-D, Pop, yPC-<-D + 1
1 1 0 1 CALL D y^D, Push, yPC-*-D + 1
1 1 1 X JMP D V*“D, yPC-*-D + 1
where yPC is the microprogram counter; STKO, STK1 are the 
top and next to top locations of the stack; Push enters the 
yPC contents to the top of the stack; for Y, AR, D see fig. 4.
A then В if W then A else В
1. CALL D D II > M 1. AR=D (D=A1 ), STEP
2. CALL D (D=B1 ) 2. if W then CALL AR (AR=A1
3. else CALL D (D=B1 )
3.
where A = A-^  X X X В == B^ X X X
A RTS B RTSn ш
while W do C
I. 1. JMP D 
2.
f-H
иila II. 1. CALL D (D=C1 ) 
2.
III. 1. AR4-D, 
2.
CALL D (D=CX )
where C : C1 PUSH where C: C^ x x x where C: Cx X X X
Ck if W then LOOP Ck if W then JMP D (D=CX) Ck if W then JMP
else RTS D (D=2) else RTS else RTS
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It can be seen that there is no problem with implementing 
"then" and "if-then-else" structures in this unit with standard 
microcode modules A, B.
However it is not so in the case of the "while-do" structure. 
Three possible solutions of this structure are shown above.
Some of them are very close to the modularity concept, but they 
do not fulfil all the modularity requirements. In the first solu­
tion C is a microcode subroutine, which ends with a condition­
al loop/return microinstruction. The return address is embedded
Jin this microinstruction, hence the solution cannot be used in 
the modular environment. In the second solution C can be treat­
ed only as a special kind of microcode module, which ends with 
jump to Cj/return microinstruction. The address is con­
tained in jumn to /return microinstruction. C can be used 
only in looping control structures and so it is not a standard 
module common for any microprogram. The third solution is like 
the second one, but the explicit address has been eliminated 
from the jump/return microinstruction, thanks to the use of the 
AR register as the source of the jump address. However in this 
solution also C cannot be a standard module, because it does 
not have a standard return microinstruction at the end.
A m o d u l a r i t y  o r i e n t e d  c o n t r o l  
s t o r e  a d d r e s s  g e n e r a t o r .
In this part of the paper an outline of a control store address 
generator unit will be presented which enables straightforward 
and efficient implementation of the modularity in microprograms. 
The structure for this unit has been proposed in C 6 3.
In this unit it is assumed that each microcode module has a 
standard structure and therefore is a sequence of microinstruct­
ions ended by a microinstruction with the unique return code 
for all modules. Microprograms in this unit make sequences of 
references to the set of standard modules stored in the control
store.
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There are 8 control store sequencing function codes utilized 
bv a microproarammer which can be interpreted differently in 
the unit to provide 11 effective sequencing primitives. This 
is a practical minimum set of functions which should be treated 
as a frame for a real control unit.
These 8 sequencing functions can be subdivided into four main 
categories :
1. Ordinary sequensing functions - STEP, JUMP
2. Parameter function - STORE,
3. Module calling functions - CALL CS, CALL AUX, BRANCH,
LOOP-BRANCH,
4. Module returning function - RETURN.
Ordinary sequencing functions ensure primarily all the addressing 
inside microcode modules. The remaining 3 types of functions 
provide sequencing at the microcode modules level.
This control store address generator is of the "follow counter/ 
address + stack + memory" type. The scheme of this generator is 
shown in the f i g u r e  5.
■Si Addressing So Operation Control S^ Signals
ot ftTEST RESULT
DE ACDRESS u INSTR REG
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There are four devices in this structure used to store address­
ing information: the control store, the address counter, the 
address stack and the auxiliary address memory. The microinstruct­
ion word contains the control field and the addressing field.
The addressing field contains a code of the sequencing operation 
to be performed by the address generator and, depending on this 
code, the next microinstruction address.
The stack is used to store return addresses and some parame­
ters of module references. The stack word has the TRACE field 
containing the address and the CONTROL field, defined for every 
address introduced to the stack.
When a module is called, the return address for the TRACE field 
and the appropriate code for the CONTROL field are prepared and 
stored at the top of the stack.
This CONTROL code depends mainly on the control constructs in 
which the module will be used. It is a function of the operation 
code in the microinstruction addressing field, the test result 
and the current contents of the CONTROL field at the top of the 
stack.
The CONTROL field at the top of the stack is always examined 
before the RETURN, BRANCH and LOOP-BRANCH operations and para­
meterizes their execution.
The auxiliary address memory is used to store additional modules 
built of references to the microcode modules stored in the con­
trol store. This memory word format is the same as the format 
of the addressing field of microinstructions stared in the con­
trol store. The same addressing function codes are used in both 
control and auxiliary address stores.
Let us now briefly discuss the 8 addressing functions of this 
control store address generator. The detailed implementation of 
these functions is explained in Tables 2 and 3.
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STEP and JUMP are commonly used functions of the microprogram 
counter incrementation, and the unconditional jump.to an address 
contained in the current microinstruction.
STORE is a function which performs a push on the address stack 
and enters the address of the current microinstruction to the 
top of this stack. With this address special control information 
is stored in the stack which indicates that it is branch opera­
tion. When STORE is performed in incrementation of the micro­
program counter is also performed.
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BRANCH a single module branch a double module branch








a single module loop branch a double module loop branch
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CALL CS and CALL AUX are unconditional calls of modules stored 
in the control store or in the auxiliary address store respec­
tively. Both operations can be is from the control store and 
from the auxiliary store. The return from a module is to the 
store from which the call was fetched. The return address is 
stored in the stack, with corresponding control information.
The BRANCH function code can be interpreted in two ways: as the 
single module branch and the double module branch. The single 
module branch is in fact the conditional call of a module stored 
in the control store at an address placed in the current micro­
instruction .
The double module branch is the branch between two modules, sto­
red at the arbitrary addresses in the control store. One of 
these addresses is placed in the current microinstruction, the 
other is taken from the stack.
The double module branch is performed only if this alternative 
address has been prepared previously by the STORE operation and 
is now at the top of the stack. This is detected through a test 
of the CONTROL field of the top of the stack. When the BRANCH 
operation is executed, the return address from the module ana 
the CONTROL code are stored in the stack, which will make the 
RETURN operation unconditional. If the BRANCH code was fetched 
from the auxiliary address memory the return is made to this 
memorv.
The LOOP-BRANCH function code is used when modules are to be 
executed in loops upon a condition.
This code can be interpreted as the single module loop-branch 
or the double module loon-branch. The first one is the condi­
tional execution of a single loop containing a module stored in 
the control store. The beginning address of the module is given 
in the current microinstruction. The double module loop-branch 
is the branch between two loops, each with a module inside. The 
double module loop-branch is performed only if the address of 
the alternative module has been prepared before in the stack by 
the STORE operation. When the LOOP-BRANCH operation is performed*
130
two addresses are stored in the stack together with corresponding 
codes for the CONTROL fielcfe. One of them is the return address 
from the module, the other is the address of the beginning of 
the module effectively executed. The codes in the CONTROL field 
will cause the return from the module to be executed as a branch 
between these two addresses. If the LOOP-BRANCH code has been 
obtained from the auxiliarv address memory the return is made 
to this memory.
There is only one RETURN function code used in microcode mo­
dules. This RETURN code can be the unconditional return to the 
address, which is the TRACE field content at the top of the 
stack increased bv 1, or the conditional return, which is in 
fact the branch between two returns to addressed stored in the 
two uppermost locations in the stack. The condition for this 
branch is the test result. When the RETURN code is encountered 
in the module, the CONTROL field at the top of the stack, and 
depending on it also the test result, determines the way in 
which the return is performed.
This parameterization of the RETURN operation permits three 
effective return functions using only one code in the micro­
instruction. The same RETURN code is used for modules stored 
in the control and auxiliary address stores. The store to which 
the effective return will be performed is indicated by the CONT­
ROL code stored in the stack together with the return address.
Using the sequencing functions of this unit the basic control 




2. CALL Bj 
3 .
where A: A^ x x x




and where В: В x x x • 1
A RETURN n В RETURN Ш
while W do A if W ^ than ( wh ; l e W2 do A)
1. LOOP-BRANCH A1 else ( w h i l e W 2 do B)
2 . 1 . STORE В
2. LOOP-BRANCH A
3. ...
It can be checked that these basic structures can be embedded 
in each another using a set of really standard microcode modules
C o n c l u s i o n s .
An approach to modularity in microprogramming has been presented 
in this paper. The basic microprogram modularity features have 
been discussed. Then the implementation of these features in 
microproaram control units of bit-slice microprocessors are 
analysed, taking as an example the AM 2909 control unit.
Nextasolution of a control store address generator has been 
presented, which enables efficient modularity in microprograms. 
There are two features of this generator which should be empha­
sized: the extensive use of the address stack and the use of the 
auxiliary address memory. In this solution control store addres­
ses are stored in the stack, associated with control information
Tab l e l i
11 i n s t  s . 
Add ress
A ddress  i ng
O p e ra t io n
Code
Address  
in  p i n s .
Top o f  th e  S tack  
b e fo r e  O p e ra t io n  
CONTROL TRACE
T e s t N ex t Address G enera ted
XX)
S tack  
O p e r .
Top o f  th e  S tack  
a f t e r  O p e ra t io n  
CONTROL TRACE
Remarks
a STEP - . 2 ) ft ft * a+1 _ 3) * ft « * STEP i s  used o n l y  
i n  th e  c o n t r . s t o r e
a JUMP A * ft * * A - * * ft *
a CALL CS A ft ft ft ft A PUSH Л5 > UNCD a
a STORE A ft ft * ft a + l PUSH Д STR A
_ ( > ) 0 a t l - # * ft ft ft* s i n g l e  module
BRANCH





d o u b le  m odule
l A CLEARTOP Д UNCD a b ra n c h
0 a + l - ft ft ft ft * »
ft STR ft ft * PUSH Д UNCD a s i n g l e  module 
lo o p - b r a n c h





# * T )CLEAR' 1 23
TOP
Д UNCD a
d o u b le  m odule
В




l A PUSH Д CD A
a CALL AUX A ft ft ft * A PUSH Л UNCD a
(X RETURN For RETURN see T a b le  Ш .
1) for CALL CS, BRANCH, LOOP-BRANCH: X is for the 
'•ontrol store;for CALL AUX: X is for the auxiliary 
address store; for STEP, STORE, JUMP: X is for this 
store from which the operation code has been fetched.
2) * means"does not affect the decoding of the operation 
code .
3) - means "does not appear".
U)** means "no change".
5 ) A denotes 0 id the operation cod», has been fetehed 
from control store; A denotes 1 if the operation 
code has been fetched from the auxiliary address 
store.
6) STR means all codes except STR.
7) Before the CLEAR TOP operation the TRACE field from 
the top of the stack is saved in the SR register.
T a b l e  I I I
P I П S t Г .
a d d r e s s
Ad d res s 1nq 















O p e r .11. Remarks
a RETURN _3 )
A X) UNCD ß . 2 ) - ß+1 POP u n c o n d i t i o n a l
Л CD ß 0 POP ß+1 POP
c o n d i t i o n a l* CD ß 1 - ßU) -
1) A means 0 or 1; if A = 0 then X is prepared for the control store,
if A = 1 then X is prepared for the auxiliary address store. 23
2) 'means "does not affect the operation code decoding".
3) - means "does not appear".
I*) the address is for the control store
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This information parameterizes the next sequencing operations 
performed on these addresses, and so the number of the addressing 
operation codes can be diminished. These codes, however enable 
truly modular structures in microprograms to be implemented.
The use of the auxiliary address memory permits dynamic restru­
cturing of microprograms built of modules stored in the control 
store by changing the contents of this auxiliary memory. Also, 
the hierarchy feature in modularity is possible with the use of 
this memory. The control store address generator described above, 
enriched with some additional functions such as microinstruction 
address modifications, can be used as a modular microprogramming 
sequencing unit for bit-slice microprocessor architecture.
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G. DAVIDs S. KERESZTÊLY, I. LOSONCZIл A. SÁRKÖZI
MTA SZTAKI
1. INTRODUCTION
In this paper the logical base for program synthesis is discussed 
In our previous papers C21, 1133 a detailed definition of Struc­
ture Logic SL was given by which microcomputers and the user's 
problems can be described. Here we want to explain microprogram 
synthesis, which is a mechanized theorem proving technique, 
where the user's problem is to be proved on the base of the 
computer's description. The notations introduced in C 3□ will be 
used, not only in the case of SL but in the examples concerning 
to first-order logic as well, because SL contains first-order 
logic. To make our approach better understandable we start from 
program verification and the resolution principle in lower-order 
logics: О-order (propositional) and first-order (predicate) log­
ic, giving examples to illustrate mechanical theorem proving.
In section 6 will be described how the system generates micro­
programs in SL.
2. PROGRAM ANALYSIS: VERIFICATION
An instruction is considered as a mapping of structures 
i:s^+s2. If there are two instructions executed in sequence this 
can be interpreted as the execution of one single instruction.
If inst-^  : s-^->-s2 and inst2 : s^s^ are two instructions, then 
inst = inst2 о inst^ : s^ ->s2 will be the instruction, which results 
the same as the sequence of the former ones. It is to be noted 
that inst2 о inst^ means inst^ will be executed first.
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For isntance if we take the instructions XCHi and LDRi of the 
microcomputer MCS-4:
MC< l:<2:R[i]>,2:<i:A[2]>,6 :XCH ( i, s ) >
MC< 1 :< 2 :RC i ]> , 6 : LDR ( i, s ) >
then
MC<1 :<2 : RIiI>,6 :XCH(i,LDR(i,s ) ) > shows the effect of the
execution of LDRi and XCHi in this order which coincides with 
the effect of one single instruction LDRi, of course. In opposite 
order the effect can be described as follows:
MC< 2:<i:A[2H>,6:LDR(i,XCH(i,s ) ) >.
In a similar way a program may be understood as one instruction 
mapping the input data onto the output data. In feet a program 
is a sequence of transformations of the structure representing 
the machine. If we describe the structure of the machine at 
each step of a program from the beginning until the very end 
of it this will show us in which state the machine is after the 
instruction HALT. This way a program can be verified.






will add the contents of the first and second registers and 
store it in the third one.
The input data puts the machine into the following state:
MC 2 : ' 1 : X ,2 : У , 6 : s
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First we executed the instruction LDR1, which results the next 
state of the machine:
MC<1:< 2 : X > , 2  : < 1 : X , 2  : У > , 6  : LDR( 1 , s )>
We have to call attention upon the fact that on the б*"*1 selector 
of the structure representing the machine appeared the instruc­
tion having been executed.
After the instruction CLC:
MC<1 :< 1 :CY, 2 :X> , 2 :< 1 :X,2 :Y>,6 :CLC(LDR(1,s) )>
t hOn the 61" selector we can read from the right to the left the 
part of the program already executed.
The program follows with ADD2:
MC< 1 : X+Y, 2 :< 1 :X, 2 : Y> , 6 : ADD ( 2 , CLC ( LDR( l,s) ) )>
The last instruction is XCHZ:
MC<1:<2:RC3H>,2:<1:X,2:Y,3:X+Y>,6 :XCH(3,ADD(2 , CLC(LDR(1,s)))>
th.And now our program can be found on the 6*" selector.
It is to be read from the right to the left and it has been
proved that in the output data the content of the third register
is the sum of the first and second one.
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3. RESOLUTION PRINCIPLE
What does the task of program generation mean? The input and the 
output data are known. The instruction is a variable, that is 
what we look for. So in order to generate a program all the 
possible ways of mapping the input data onto the output data 
must be found. From another point of view program synthesis is 
the proof of the final statement the output data.
This can be mechanized by means of the resolution -principle.
In propositional logic the rule "modus ponens" is known, which 
is the pattern of logical reasoning. That is the following:
There are permisses and a conclusion. The conclusion always must 
be true under the condition that the premisses are true. In the 
case of "modus ponens" the premisses have the form Р,Р-Ю and 
the conclusion is Q. This is usually written as:
P P
P+Q __ ~P у Q
Q Q
Clearly P+Q is equivalent with ~P v Q. Extending the above 
rule we gain the resolution principle of the propositional logics 
which falls within logical reasoning too:
that is if these permisses are true




From now on it is supposed that our premisses are so called 
clauses y that is disjunctions of literals. So the set of permisses 
can be interpreted as an expression in conjunctive normal form: 
conjunction of expressions, which are disjunction of literals.
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In this case v C2 is called the resolvent of the clauses 
C-^ V L and C2 v L and the following theorem holds.
Theorem: Given two caluses and C2, a resolvent of C-^ and
C2 is a logical consequence of them.
Therefore a proof of S, and expression in conjunctive normal 
form is a deduction of the clause □  which is always true.
Definition : If C is a clause, then the deduction of C from S 
is a finite sequence C-^ , С2,...,С^ of clauses, such that 
is a resolvent of clauses preceding and C^. = C.
This way theorem proving can be mechanized. So in propositional 
logic a program will be such;
input data output data, where every state is the logical
consequence of the one preceding it, i.e. the sequence of 
clauses describing the states of the microcomputer during the 
execution of a sequental program is a deduction of the output 
state, by a set of instruction-description clauses and by an 
input state used as the given set S of clauses.
In first order logic(predicate logic)there are variables, so 
we cannot always decide whether one expression is the negation 
of another or not.
For example P(x) and ~P(y).
Therefore we introduce the notion of substitution.
Definition : A substitution 0 is a finite set of the form 
{ tf/Vf,...,tn/vn} where every v^ is a variable, every t^ 
is a term different from v. and there are different variablesl
after the stroke symbol. If E is an expression, then E 0 is 
another expression obtained from E by replacing simultaneously 
each occurence of the variable v^, 1 <_ i£n in E by the 
term ti. Composition of substitutions is defined as 0 = o*X 
for substitutions 0,a,X, if E 0 = (Eo)X.
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Clearly E-*E 0 , that is every time when E is true E 0 is 
true, too. (Each model of E is also a model of E0 . )
Definition: A substitution
{ E • ' Vl'
for a set
if and only if
is called a unifier for a set
A unifier aЕ х 0 = = Ek e
{ E.i^,...,E^} of expressions is a most general unifier 
if and only if for each inifier 0 for the set there is a sub­
stitution A such that 0 =  a* A.
Definition: If two or more literals of a clause C have a 
most general unifier a, then Co is called a factor of C.
Definition: (C^a-L^a) v (C2a-L2a) is a binary resolvent
of and C2 if L^a = ~L2a.
A resolvent of C-^ and C2 is a binary resolvent of or a
factor of it and C2 or a factor of it.
So the form of logical consequence in first order logic will 
be the following:
C1vLi -»-C1 оvL 1 a 
C~vL„->-C„avL„a
ClavC2a
where L^a = ~ L2a
So the program in first order logic will have a similar form, 
as in the proportional one:
input data -*■.... -»■ output data
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4. PROGRAM SYNTHESIS
The method of program synthesis is the following: Given a set 
of instructions of a certain machine written in the form of sen­
tences po and the input and output data. Starting from the 
input data we make every possible resolution. After each reso­
lution it is to be checked, whether we have got the requested 
result or not.But this way every resolution can be executed.
That means, by the time the good program is ready, we have 
resolved loads of times redundantly. This can be shown on a tree.
к
Generating a program consisting of к instructions, E n 
resolutions must be executed.
If we start from the output conditions, then those resolutions 
corresponding to instructions which are impossible cannot be 
carried out. The senseless instructions which does not change 
the state of the machine will not be carried out either. In 
this case our tree will look like this:
input data input data
- 194 -
Each route will come to an end sooner or later, it is to be 
checked only whether some of these end points agree with the 
input data or put it properly the sentence at this point can be 
substituted with the input data. Even now in the case of long 
programs there will be plenty of different routes. How to decide 
which way to go to reach the input data as soon as possible this 
is the question of strategy. The problem of finding the best 
strategy or at least a suitable one is still open.
To make a resolution two expressions of the form ~PvQ(P->Q) 
and ~Q are needed. One of them is the expression representing 
the instruction. The other - if going backwards - consists 
of the output data and a new predicate ANSWER having only one 
selector with a substructure of the type instruction, which is 
a variable at the beginning. After each substitution in the 
predicate ANSWER the part of the program already generated can 
be read from right to left.
Let us see an example:
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Given a machine with a four-bit accumulator, 3 four-bit index 
registers and the instructions
LOADl, ADD2, STORE3. M<0:A ,1 :Rl; 2 :R2; 3 :R3,4 :s>
The input data is:
M< О :ACC,l:X,2:Y,3:Z,4:d>
The output condition is:
~M<3 :X+Y>vANSWER<1 :s>
We want to generate a program similar to the one verified in 
section 2.
First we generated the program fowards and there had to be 
made 27 resolutions, while the right program was found:
(Z : LOADl, a : ADD2 , s : STORES )
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Working backwards there is no reason to resolve with the in­
structions not changing the substructure on the third selector.
~M< 3 : X+Y> V  ANSWER< 1 : s >
~MvM< 3 : A, 4 : ST0RE3 ( s ) >
I . ~M< 0: X+Y>vANSWER< 1 : ST0RE3 ( s ) >
At the second step execution of the instruction ST0RE3 will 
make no change .
Choosing L0AD1.
I. ~M< 0 :X+Y >vANSWER 1 :STORE3(s)>
~MvM<0 : Rl, 4 : LOAD! s ) >
II. 'M< 1 :X+Y>vANSW :: £ 7 О RE 3 ( LOAD 1 s ) ) >
To execute agai „л ADI will make no change. 
So either
■~MvM< 3 : A, 4 : ST0RE3 ;s)>
III. ~M<0 : X+Y , 1 : X+Y>vAKSWER-' 1 : ST0RE3 ( L0AD1 ( STORE! s 
or
~MvM< 0 : A+R2,4 : ADD 2 s
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III. ~M< О : X ,1 :X+Y,2 :Y>vANSWER<1 :ST0RE3(LOADl(ADD2(s)))> 
is possible.
Choosing ADD2 as a second step.
~MvM< O :A+R2,4 :ADD2(s)>
Il. 2M< O : X, 2 : Y > vANSWER< 1 : ST0RE3 ( ADD2 ( s ) ) > 
Now the possibilities are:
a./ ~ MvM< 0 :Rl,4 : LOAD1(s)>
~M<1 : X,2 :Y>vANSWER<1 :ST0RE3(ADD2(LOADl(s) ) )>
b. / ~MvM< 0 :A+R2,4 :ADD2(s)>
~M< 0 : X-Y , 2 : Y>vANSWER< 1 : STORE3( ADD2 ( LOADl Í s
c. / ~MvM< 3:A ,4 : STORE(s)>
~M< 0 : X , 2 : Y, 3:X>vANSWER< 1 : STORE 3 ( ADD2 ( STORE 3 ( s ) ) )>
Observing the results of these resolutions there is only one 
sentence among them, which can be resolved with the input data:
~M< 1 : X, 2 : Y>vANSWER< 1 : STORE3 ( ADD2 ( LOADl ( s ) ) )>
M< 0:ACC,1:X,2:Y,3 :Z,4:d>
ANSWER<1: STORE 3(ADD2(LOADl(d)))>





5. MICROPROGRAM SYNTHESIS IN SL
The above description of the machine is good for our purpose, 
but there is a problem: Fancy a machine with (for instance)
16 working registers and with a memory consisting of only 256 
registers, then certain instructions will be represented 16 and 
256 times respectively. Indeed these instructions have the same 
form, so a common notation could emphasize their common charac­
teristics. That is why Structure Logic SL was entered instead 
of first order logic. Structure Logic boils down not only nota­
tion, but meaning as well; by means of selector structures of 
the same type can be unified. See syntax of SL in [3H.
Now it is to be discussed how to use resolution principle in 
Structure Logic. As there are variables in SL the same problem 
arises as in predicate logic how to decide whether an expression 
is the negation of another or not, so we need substitution again.
Definition: A substition 6 is a finite set of the form 
{ t-^ /v^ , . . . ,tn/vn ; inst/s; z ^ / s^ , . . . , z^ / s^. } where every v^ is 
a variable, s an instruction variable, s^  a selector variable 
and every te is a term of the same type as v^, inst is an 
instruction term, z ^ is a selector term and there are differ­
ent variables after the stroke symbol. If P is a formula Pa 
is another formula obtained form P by replacing simultaneously 
each occurence of the variable v^, 1 i £ n in P by the
term te, s by inst and s ^ by z y  Each model of P will be a 
model of Pa too, that is Mod(P)c Mod (Pa), so P -> Pa, for 
it is easy to prove that for formulae F1 and F2 F^ -»- F2 if 
and only if for their models Mod(F^) = MOD(F2). The essence 
of substitution is that variables can be replaced by variables 
or terms. Clearly this allows identification of variables as 
well.
Having substitution the resolvent can be defined similarly as 
in first order logic:
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P is a resolvent of clauses P', P^ if P£ = P^vB^
P' = p vB*2 2 2
and there are substitutions °i'°2 ^or which ~Blai = B2°2
P = plalvP2a2•
Here again the logical consequence holds.
PlvBl PlalvBl°l
P2vB2 - P 2a2vB2a2
P1°1VP202
Hence our program gained by resolution will have again the form: 
input data ...... -* output data.
That means in Structure Logic too a program can be generated 
by proving the output data from the input data and certain 
instructions using the same mechanized theorem proving system 
as before.
6. PROGRAM WITH BRANCHES
This way long linear programs can be generated. But what if 
there are branches, that is conditional jumps in the program?
In this case we have more than one sets of output data. To des­
cribe an instruction jump it is to be known where the certain 
instructions are in the program and what the condition of the 
jump is. For this purpose new substructures are entered into 
the description of the machine, which make at the same time 
using the predicate ANSWER unneccesary. These are the flags (f ), 
a structure calles conditions (COND), where the conditions of the 
branches are registered, a program counter PC and a program
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memory PM containing the instructions already generated. So 
before the beginning of program generation the program memory 
is empty. Naturally relative addresses are used for the isns- 
tructions, as program generation starts from the end of the 
program and at that point it is not known how many instructions 
will the program consist of.
What now happens is: from the negation of the output data the 
negation of the input data is proved, which is equivalent with 
the proof of the output form the input data by certain instruc­
tions. The proof is constructive again, so at the end the 
program can be read in the program memory together with the 
relative addresses.
Let us see now what an instruction jump look like:
~P< PC :PC-C-1,M< PC-C:JCN(i,T(X),PC+l)>vP<F< i:T(X)>
C0ND< j : T ( X ) > > vP< F< i : C ( X ,1 > , CONEK j : C ( X ) > , PC : PC-O ,
where T(X^) shows that the i-th flag is equal to 1 and C(X^) 
shows that the i-th flag is equal to 0.
How can two branches be put together by means of an instruction 
jump?
Let us suppese there are two branches represented by the 
following two clauses:
C)il :~P< CONO К : T ( sgn f ) > ,PC :PC-A,M- PC-A+1 : U , PC : U
C£2 : ~P< CONLKК :C ( sgn f ) > ,PC : PC-B ,M PC-B+lpv-, , . . . ,PC:v
First C£1 is resolved with the instruction jump. The following 
substitution is to be executed:
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= { 1 / j ,sgn f/X,PC-A/PC,M<PC-A+1:U1,...,РС:ид>/М}
~P< F<i : sgn f > ,PC :PC-A-C-1,M< PC-A-C: JCN'i ,T( sgnf ) ,PC-A+1 ) ,
,PC-A+1:U^,...,PC:UA>>v
vP< F< i : C ( sgn f ) > , C0ND< К : C ( sgn f ) > ,PC : PC-A-C ,M< PC-A+1 :Uх . . ,РС:ид>
Now C£2 can be resolved by the result of the previous resolution 
with the instruciton jump.
о 2 = { P C - A /pc, B /c, M< PC-A-B+1 : , PC : . . ,>j }
The result of this will give us the point of the program before 
the branch.
~ P< F< i: sgn f>,PC :PC-A-B-1,M<PC-A-B:JCN(i,T(sgn f),PC-A+1), 
PC-A-B+1 :v1, . . . ,PC-A:v »PC-A+l:!^, . . . ,РС:ид>>
It can be proved, that resolving in the opposite order - 
namely first C£2 with the instruction jump and then with 
C£1 would produce the same result.
In C3] the hardware of the machine MCS-4 is described, but is 
is to be completed with the new elements, which is the result 




Struktur- n < : 0: 2 5 5 ] : b ■’ t ( 8 ) > , - < C 0: 2 D : b : t ( 1 ) >
y< [0:63D ibit (l )>
ref{ n ) PM; ref ( Ç)F; ref ( y ) C
And now some subtructions which could not have been described 
before.
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MC< 8 : PC-1,9 : < PC : JIN ( i ) > >-*MC< 8 : RR[ i : >
MC< 8 : PC-1,9 : < PC : F IN ( i ) > >->MC< 2 : RR< i : PN C RRC 0 : : > >
MC< 8 : PC-1,9 : < PC : JUN ( К ) > >-*-MC< 8 : К >
~MC <8 :PC-C-1,9 :< PC : JNC ( i , T ( X ) , C ) >>v
vMC< 6:<i:T(X) >, 7:< j :T(X ) >>vMC< 6 :< i :C( X ) > , 7 :< j :C(X) ,8:PC-C>
~MC< 8 :PC-C-1,9 : < PC-C : JNC ( i , С ( X ) , C >>v
vMC< 6:<i:C(X)>,7: j:C(X)> >vMC< 6:<i:T(X)>,7:j:T(X)>,8:PC-O
Here is an example what for instance the instruction exchange 
looks like in the new description.
~MC< 8 : PC-1,9 :< PC :XCH ( i)> >vMC<1 : RC i:,2 :< i: A> >
Let us see an example for program generation with this new 
method. When generating a program automatically every possible 
resolution will be executed, but by means of strategy most of 
tehse cases can be eliminated. The reasoning given in the 
following example shows, how a strategy would work. For the 
sake of simplicity let us take a program similar to the one 
generated before. Given a machine with a four bit accumulator,
2 four bit index registers, a flag which is true if the content 
of the accumulator is zero and the instructions LOADi, ADDi, 
STOREi, JCN( 1, C ) .
This is the machine:
M<1:A,2:R,3:F,4 :C,5 :PC,6 :PM> 
biti 4)A, biti 1)F, bit (8)PC,
a<[1: 2 ]:Ьг£(4)>,8< [0:6311 :bit(8)>,y< í  1: 321 :bit{ 1 ) > 
re/(a)R, refiB)PM, vefiy)C,
We want to write a program which puts the sum of the two 
registers into the first one if this sum is zero and into the 
second one if the sum is not zero.
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So the input data is: 
M<2:<1:X,2:Y>>
The output data is:
M< 2 :< 1 : X+Y> , 4 : T ( Z ( X+Y ) ) >v 
vM< 2 : < 2 : X+Y> , 4 : C ( Z ( X+Y ) )>
As it was told above: from the negation of the output the 
negation of the input will be proved.
The end of one branch is
~M< 2 :< 1 :X+Y> , 4 :T( Z ( X+Y ) )>
As the result depends upon the state of the flag, a "jump" 
must be in the program before the flag changes. Nevertheless 
there is no use of a "jump" at the very end of a program. 
There is only one instruction satisfying these requirements.
~M< 5 : PC-1,6 :< PC : STORE ( 1 ) >> vM< 2 :< 1 :A>>
CÎ.1 : ~M< 1 : X+Y, 4 : T ( Z ( X+Y ) ) , 5 :PC-1,6 :< PC : STORE ( 1 ) >>
The end of the other branch is:
~M< 2 :< 2 :X+Y>,4 :C(Z(X+Y))>
The above reasoning can be repeated:
~M< 5 : PC-1,6 :< PC : STORE ( 2 ) >>vM< 2 :< 2 :A>>
C£2: 1 :X+Y,4 :C(Z(X+Y)),5:PC-1,6:<PC : STORE(2)>>
According to our train of ideas now the instruction "jump" 
is needed:
5 : PC-C-1,6 :<РС-С : JCN ( T ( ), C ) > >vM< 3 : T ( ou ) , 4 :T(ai)>v
vM< 3:C( ) , 4 :C( ) , 5 :PC-C>
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Resolving with C£l:
~M< 1 : X+Y, 3 : Z ( X+Y ) ,5:PC-C-2,6 : < PC-C-1 : JCN ( T ( Z ( X+Y ) ) ,C) ,
PC : STORE(1 ) >>v
vM<l :X+Y,3:C( Z (X+Y) ) f 4:C( Z ( X+Y) ) , 5 : PC-C-1,6 : <PC-1 : STORE ( 1 ) >>
and the resolvent with C£2:
~M< 1 : X+Y, 3 : Z ( X+Y ) , 5 : PC- 3,6 : < PC- 2 : JCN ( T ( Z ( X+Y ) ) , C ) ,
,PC-1:STORE(2),PC:STORE(1)>>
An instruction STORE would not do any good at this moment as 
we do not know the contents of the registers. An instruction 
LOAD would just annihilate what was done before. There is only 
one branch, that shows there is no need of jump.
So the next instruction is:
~M< 5 : PC-1,6 : < PC : ADD ( i ) > >vM< 1 : A+RC i 1,3 : Z ( A+RC i : ) >
~M< l:X,2:<i:Y>,5: PC-4,6 : < PC - 3 : ADD ( i ) , PC-2 : JCN ( 1, C ) ,
PC-1 : STORE(2),PC: STORE(1)>>.
Different resolutions could be made now, but looking at the 
input data we choose the following:
~M< 5 : PC-1,6 : <PC : STORE (j ) >vM< 2 :< j :A>>
where j is not equal with the i used above.
~M< 1:X,2:< i : Y, j :X>,5:PC-5,6 :< PC-4: LOAD ( j ) ,PC-3:ADD( i ) ,
PC-2 :JCN ( 1 ,C) ,PC-1: STORE(2),PC : STORE(1)>> .
Choosing j = 1 and i = 2 we got the negation of the input 
data, while in the program memory the generated program can be 
read with relative addresses .
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СИМУЛЯЦИЯ ПРИБОРО-ТЕХНИЧЕСКИХ ФУНКЦИЙ ВЫЧИСЛИТЕЛЬ­
НОЙ СИСТЕМЫ НА БАЗЕ МИКРОПРОЦЕССОРА В РЕАЛЬНОМ МАС­
ШТАБЕ ВРЕМЕНИ
В. Hackler
Technische Universität Dresden 
Sektion Informationsverarbeitung
1. Введение
Для подготовки введения микро-ЭВМ на базе микропроцессо­
ра ИНТЕЛ 8080 в Техническом Университете Дрездена разрабатыва­
лась система программирования, которая предназначена для 
вычислительных машин типа ряд. Она состоит из макроассембле­
ра и симулятора. Так как программы микро-ЭВМ обычно записыва­
ются в постоянной памяти, прежде всего надо их тщательно про­
верить. Поэтому была разработана система симуляции для отлад­
ки программ микро-ЭВМ, которая может работать вместе с ассем­
блером, а также отдельно.
2. Основания для симуляции вычислительных машин
Чтобы исполнить симуляцию, надо моделировать реальный 
объект. Симуляцией называются эксперименты с моделью для ис­
следования свойства и поведения реального объекта. Симуляция 
- это изображение опеределенных интересующих качеств, призна­
ки и поведения одной системы с помощью другой системы. Если 
идет речь о дискретной симуляции, тогда модель трансформирует­
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ся в систему программ, которая' обрабатывается на цифровой 
вычислительной машине. При дискретной симуляции модель рас­
сматривается в дискретных точках времени т (н=о,..., м), 
тне С Tq, тм 2 . Разница а = тн+-^- тн называется величиной 
шага. Дискретная симуляция - это шаговый алгоритмический про­
цесс. Он начинается процессом инициализации,при котором вход­
ной переменной и каждому параметру состояния присваивается 
начальное значение. Циклические шаги симуляции состоят из 
отображения входных переменных в выходные переменные следую­
щего состояния, причем между двумя состояниями может наступить 
взаимодействие между системой и окружающей средой. Цели симу­
ляции вычислительных машин и протекающих в них процессов 
состоят в исследовании с помощью теории массового обслужива­
ния и в моделировании аппаратных функций вычислительных сис­
тем для отладки программ.
С развитием микро-ЭВМ значение моделирования аппаратных 
функций ЭВМ увеличивается. В целях управления микро-ЭВМ обыч­
но вставляются в приборы или установки. Поэтому у них вообще 
нет внешних периферийных устройств, необходимых для составле­
ния программ. Кроме того, программы хранятся в постоянной 
памяти. Тщательный тест логической правильности такой програм­
мы очень важный, потому что последующие изменения в програм­
ме являются всегда дорогими. Для разработки программ микро- 
ЭВМ используется благоприятно, так называемая, система отлад­
ки. Это - вычислительная система с необходимыми периферийными 
устройствами, у которой функция центрального устройства выпол­
няется микропроцессором того же самого типа.
Если такая система не имееется в распоряжении, тогда при­
ходится разрабатывать программы на ЭВМ другого типа. В этом 
случае надо использовать для разработки программы Cross-Soft­
ware, которые обрабатываются на вычислительной машине другого 
типа. Система симуляции основана на модели реальной вычисли­
тельной системы, в которой моделируются важные аппаратные 
функции для выполнения программы.
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К конфигурации вычислительной системы принадлежат цент­
ральное устройство, единицы основной памяти, периферийные 
устройства, устройство перерыва и шина, которая содержит ка­
нал управления, канал передачи данных и адресную шину. Типич­
ной для микро-ЭВМ является система стандартных блоков. Такая 
конфигурация вычислительной системы структурирована нагладно. 
Для моделирования аппаратных функций вычислительной системы 
благоприятно использовать как исходную точку для структуры 
модели структуру реального объекта. Такие качества системы, 
которые в модели должны содержаться, надо распределять на эле 
менты модели.
Систему устройства реальной вычислительной машины можно 
понимать как множество операторов. Оператор действует на опе­
рандах. Все операнды, которые поступают в вычислительную сис­
тему, являются состояниями. Данные соответствуют состоянию 
регистров, счетчиков или ячеек памяти. Состояния являются, 
например, тоже в положении триггеров. Каждый элемент модели 
соответствует оператору или группе операторов с мало изменен­
ным или постоянным операционным положением. Необходимое для 
модели подмножество операндов реальной системы изображается 
как множество входных и выходных данных и у элементов системы 
модели. Функция поведения f /и, у/ элементов модели реализует 
моделируемое операционное положение реальной системы устрой­
ства.
3. М о д е л и р о в а н и е  а п п а р а т н ы х  ф у н к ц и й  в ы ч и с л и т е л ь н о й  с и с т е м ы
Тоже благоприятно определять структуру с точки зрения 
позднейшего превращения модели в программную систему. Должна 
быть обеспечена возможность, чтобы каждый элемент модели прев 
ращать в программный модуль, в подпрограмму или в программную 
секцию дискретной системы симуляции.
Поэтому уже при выборе структуры модели надо принимать 
во внимание: какие возможности дает выбор ЭВМ, на которой
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симулятор обрабатывается, выбор языка программирования и ка­
кие ограничения необходимо накладывать. Прежде всего, надо 
принимать во внимание емкость основной памяти, скорость выпол­
нения операций ЭВМ и помощь выбранного языка программирования. 
С этой точки зрения происходило соединение единиц основной 
памяти и периферийных устройств для каждого- одного элемента 
модели. Шина микро-ЭВМ разделяется на канал управления, канал 
передачи данных и адресную шину. Эти другие каналы моделируют­
ся различно. Функция канала управления реализуется с помощью 
отдельного элемента модели. Его главная задача состоит в ис­
пользовании управляющих сигналов, которые посылаются от дру­
гих элементов модели, и в передаче управления следующему эле­
менту .
Так как модель надо перевести в программную систему, при 
поделировании отказались от функции канала передачи данных. 
Данные хранятся в общих доступных областях. Функции поведения 
элементов гарантируют, что только эти данные будут востребова­
ны, которые и оператор в реальном объекте востребовал бы. 
Подобно решаются и задачи адресной шины. Данные и адреса явля­
ются входными и выходными величинами почти всех элементов сис­
темы модели. Соотношения между элементами модели определяется 
с помощью функции поведения у /и, у, х, е, ф/ модели с
и пространство входного состояния,
у пространство выходного состояния,
X  пространство состояния системы,
/е, ф/ описание поведения системы,
е множество последовательных соотношений,
ф множество соотношений результатов.
Существенным для вида соотношений между элементами является 
расположение элементов в иерархических уровнях. Существуют 
связи только между элементами отдельных уровней.
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С помощью уже описанного симулятора можно обрабатывать 
программы, которые составляют вместе с аппаратной системой 
ЭВМ относительно замкнутую систему.
4. М о д е л и р о в а н и е  с р е д ы  в ы ч и с л и т е л ь н о й  с и с т е м ы
Влияния процесса в ЭВМ на среду или влияния процесса в 
среде на процесс в ЭВМ не могут симулироваться таким симулято 
ром. На основе свойств микропроцессоров определяются главные 
случаи применения микро-ЭВМ в области управления процессов.
На микро-ЭВМ, которая используется вычислительной машиной 
управления, с у щ е с т в у е т  процесс, который общается с управляе­
мым основным процессом с помощью входных и выходных информа­
ций.
Поэтому существует модель симулятора, которым симулирует 
ся взаимодействие между управляющим процессом и основным про­
цессом. Для этого необходимо моделировать части среды и сооб­
щающие процессы среды. Моделирование двух или многих парал­
лельных процессов в одной программной системе, кооторая обраба 
тывается на цифровой вычислительной машине удобное последова­
тельное изображение. Как общий эффект должна быть обеспечена 
видимость параллельной работы процессов. Непрерывное течение 
времени необходимо заменить конечной последовательностью
н = 1, 2,..., к. В интерва-дискретных точек времени 
ле
друг от друга. Состояния процессов актуализируются по истече­
нию каждого интервала времени.
н
(тн+1- т ) процессы являются неизменными и независимыми
Так как эти моделируемые процессы производят изменения 
состояния сообщающих процессов только в дискретные точки вре­
мени, применяется метод точки времени события. То есть, что 
точки времени, где производятся изменения состояния, являются 
последовадельностью дискретных точек, в которых можно актуали 
зировать состояния процесса.
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4 . 1  М о д е л и р о в а н и е  с и с т е м ы
Пересечениями между ЭВМ и средой установились периферий­
ные регистры и вход в модуль перерыва. Периферийные регистры
- это такие регистры, которые существуют в периферийных уст­
ройствах и хранят входные информации в буферах.
К близкой среде ЭВМ принадлежат периферийные устройства, 
которые связывают ЭВМ с основной системой. Задача периферий­
ных устройств состоит в преобразовании представления информа­
ций или связи многих информаций с одной или многими новыми 
информациями. Моделирование близкой среды ЭВМ состоит поэтому 
в моделировании периферийных устройств, которые являются 
одновременно элементами системы. Элементы построены в симуля­
торе в одинаковой форме и получают потребителем свои специфи­
ческие качества с помощью ввода параметров. Такие свойства:
- адреса обложенных периферийных регистров и каналов перерыва;
- поведение вычислительного устройства во время преобразова­
ния информаций периферийным устройством;
- поведение периферийного устройства во время и после оконча­
ния работы.
Специальное периферийное устройство является в этом смысле 
тоже отдельным каналом перерыва. Его действие состоит в изве­
щение о перерыве. Начало и конец действия совпадают.
 ^. 2 Моделирование основных процессов
Процессы, которые протекают в среде ЭВМ и управляются 
вычислительной машиной, называются основными процессами. Про­
цессы, которые протекают в близкой к ЭВМ среде,называются пери­
ферийными процессами. Моделируемый периферийный процесс проте­
кает на элементе моделируемой системы среды, на моделируемом 
периферийном устройстве. Влияния связанных с ним основных про­
цессов могут состоять в подготовке информаций к вводу и в виде 
запаздывания во времени. В обшем процессы в среде ЭВМ нахо­
дятся под влиянием случайных функций. В ряде случаев, однако,
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достаточно моделировать такие процессы детерминированными про­
цессами. В подобном случае интервал времени работы периферий­
ных устройств, которые работают в большинстве случаев цикли­
чески, остается постоянным для всех преобразований информации.
Если для эксперимента симуляции существенно, что интер­
вал времени работы прерываний в определенных границах, тогда 
можно процесс моделировать как стационарно стохастический 
процесс. При помощи генератора случайных чисел время подготов­
ки информаций становится переменным.
Для моделирования процессов в среде ЭВМ нужно внести 
в систему потребителем симулятора следующие параметры:
- подготовка данных ввода;
- продолжительность времени преобразования информации;
- интервал времени, на протяжении которого продолжительность 
времени преобразований информации должна быть изменена.
4.3 Моделирование взаимодействий между основным процессом и
управляющим устройством
Взаимодействия между двумя процессами Р1 и Р2 существуют, 
когда состояния процесса Р2 зависимы от особых прежних состоя­
ний процесса Р1 и потом особые состояния процесса Р2 причиня­
ют опять изменения состояний процесса Р1. Между управляющим и 
основным процессом вычислительной системы существуют взаимо­
действия, когда точка времени подготовки данных в периферий­
ных регистрах или точках времени требований перерыва зависима 
от состояния других периферийных регистров в прежнюю точку 
времени или от прежних требований перерыва.
Моделируемый основной процесс состоит из ряда частей про­
цесса, которые принадлежат моделируемым периферийным устрой­
ством.Они являются в общем асинхронными друг к другу. В моде- 
ле изображаются асинхронные изменения состояния этих парал­
лельных процессов на одну единственную временную последова­
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тельностью. При выявлении определенных изменений состояния 
процесса определенные обратные связи начинают действовать на 
управляющий процесс. Влияние состояний управляющего процесса 
на периферийные процессы нельзя реализовать с помощью табли­
цы времени потому, что моделируемый управляющий процесс полу­
чает управление моделью в каждом интервале времени один раз 
и проводит изменение состояния управляемого процесса.
Описание симулируемых взаимодействий между управляющим, 
и основным процессом надо передать симулятору от пользователя 
Четкое описание дается с помощью сообщения множества преобра­
зований информаций, которые надо проводить до того, как мно­
жество периферийных регистров и каналов перерыва годны к'упот 
реблению.
5. Возможности применения системы симуляции
При построении симулятора придавалось большое значение 
возможности сопряжения системы с проблемами пользователя. 
Кроме помощи в отладке, например, протоколирование машинных 
операций или групп машинных операций и вывода любых областей 
памяти, можно определить точки остановки в программе и вести 
протокол о счетчике времени. Можно давать любое разделение на 
память с прямым доступом и на постоянную память, которое при­
нимается во внимание при выполнениях программы. Периферийными 
устройствами микро-ЭВМ могут являться любые периферийные 
устройства ЭВМ, на которой симулятор обрабатывается. Посред­
ством возможности моделирования пользователем среды ЭВМ и про 






К ВОПРОСУ ОПТИМИЗАЦИИ РАЗДЕЛЕННЫХ ПО ЗАДАЧАМ 
МНОГОПРОЦЕССОРНЫХ СИСТЕМ
Р. Шульце
НП Роботрон, НИЦ г. Дрезден
Развитие современной вычислительной техники в возрастаю­
щей мере характеризуется предоставлением интегральных схем вы­
сокой степени интеграции. В этом смысле происходит приспособле 
ние стандартных средств вычислительных систем к требованиям 
пользователей, например, ЭВМ техники связи, научно-технические 
специальные ЭВМ и т.д. Имея ввиду, что пользователь за послед­
ние годы на основании компактности предлагаемых ЭВМ был при­
нужден пойти на уступки относительно конфигурации,он теперь 
имеет существенную возможность целеустремленно влиять на 
структуру системы и видоизменить ее в соответствии со своими 
специфическими желаниями. Это также касается конфигурации памя­
ти, каналов ввода/вывода, специальных процессов и устройств 
связи.
Но эта тенденция требует высокой гибкости при разработке 
ЭВМ. Этим неизбежно надо применять новые способы разработки и 
использовать методы или результаты смежных специальностей. 
Сюда относятся, например, математика /особенно дискретная мате 
матика/,алгебра, а также физика.
2. Классификация структур вычислительных машин
Грубая классификация вычислительных структур отличает 
последовательные от параллельных структур многопроцессорных 
систем. Подразделение параллельных структур в разделение по за 
дачам и функционально разделенные структуры выражают, что 
параллелизалия относится или к потоку управления, или к потоку
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данных. Для полноты надо еще привести подобные структуры ана­
логовых ЭВМ, как типичные примеры традиционных параллельных 
ЭВМ.
Внешним признаком параллельно работающих ЭВМ является их 
децентрализованный интеллект. Функционирование таких ЭВМ доста­
точно точно описывается для специальных процессов реализуемым 
алгоритмом или реализуемой программой.
Многообразие многопроцессорной системы обусловлено 
оформлением систем шин, организацией обмена данными, изменчи­
востью длины слова с помощью slice - процессоров и т.д. В лите­
ратуре можно наблюдать крайние тенденции, например, в систе­
мах Hypercube II и III, которые представляют эффективность 
многопроцессорных систем в линейной зависимости от степени 
децентрализации или, иначе говоря, от количества установленных 
в системе процессоров. Несмотря на то, что микропроцессоры 
сегодня уже нашли применение во многих областях науки, техники 
и сбыта, кажется, что об их взаимодействии в многопроцессорных 
системах еще нет законченной теории. На основании уже назван­
ного многобразия конечно возникает вопрос, может ли вообще 
существовать такая теория?
В настоящее время превалирует мнение, что с растущим коли­
чеством совместно включенных микропроцессоров время выполнения 
программ принципиально сокращается. Основываясь на подобных 
проблемах, данным докладом хочется доказать, что в многопроцес­
сорных системах для выполняемой программы или алгоритма сущест­
вует оптимальное количество установленных мультипроцессоров. 
Отклонения от этого оптимального количества связаны с увеличе­
нием времени выполнения. Для параллелизированных последователь­
ных алгоритмов оптимальное количество определяется характерис­
тикой алгоритма, а для параллелизированных последовательных 
программ - степенью параллелизации'и конечностью определенных 
системных параметров, как поясняется далее. Данный подход пы­
тается доказать на примерах, что для определнной выполняемой 
программы или алгоритма существует некоторое определенное коли­
чество процессоров, которое является оптимальным.
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1. - Наблюдается, что между количеством микропроцессоров в
многопроцессорной системе и выполняемым ими параллелизиро 
ванным алгоритмом стоит оптимальная взаимосвязь.
2. - Имеются формальные высказывания о том, что параллелизиро-
ванием последовательных алгоритмов можно увеличивать коли 
чество вычислительных операций, в связи с чем возникает 
возможность одновременно выполнять большее количество 
операций и, тем самым, достигается сокращение общего вре­
мени обработки.
5. - В настоящее время еще невозможно доказать эти положения
общедействительными и поэтому они демонстрируются на при­
мере быстрого преобразования Фурье /БПФ/ /1, 3/.
Для быстрого преобразования Фурье действительно следую­
щее изображение.
N—1 2П1
X(j) = Е А(к)ехр (-----  jk) , /1/
к=0 N
i = /-1 , j = 0,1,..., N-l
В нем X(j) означает оригинал и А(к) означает изображение, 
Пусть N является
ш шN =.П. г. = г Vr. = г 1=1 1 1 /2/
количеством опор, полученных произведением из ш , в данном 
случае идентичных множителей г. = г . Аргументы j и к 
удовлетворяют описывающим уравнениям 2.1 и 2.2 .
ш(г)-1 ш(г)-1
j = 2 jupu (r ) / к = I (г) /2.1/2/у=о м м v=o
где р нулевое при г равно 1 или нуль, меньше или равно
j максимум равное г = -1 соответственно это и для ку V
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Для инженерных применений р^(г) получается в общем как 
экспоненциальная функция.
£ /2.3/
р д ( г )  = г , £ =  у ,V
Под этими условиями быстрое преобразование Фурье можно изобра­
жать как многомерное функциональное преобразование.
x(j,
m ( r ) - 1
■ W  ■ A(k< V (k i>Ш~ I
>k ,)П m - 1 exp í\)=o
r lT ii 
' N
/3/
Количество T выполняемых операций для расчета оригинала X при­
веден в уравнении 3.1.
т A m r  = A £nN г£пг /3.1/
Количество операций является интересным для последовательных 
режимов обработки потому, что оно должно быть минимальным. 
Очевидно N и г определяют значение Т. Так как N определен 
внешними условиями, минимизацию Т можно осуществить только с 
помощью базиса г.







Так как г может быть только целое положительное число, пусть 
принимается г = 2. Это является и основой последовательных 
цифровых вычислительных систем. И так оказывается, что быстрое 
преобразование Фурье предназначено для решения на цифровых 
ЭВМ.
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Теперь рассмотрим возможность параллелизации' быстрого 
преобразования Фурье. Сначала производится превращение быстро­
го преобразования Фурье, изображенного как многомерное функцио­
нальное преобразование. Превращение здесь касается произведе­
ния экспоненциальных функций.








ry+V) = 1 V jy’ (ry+V/N) e R
С помощью этого превращения изображение переводится последова­
тельной заменой на m уровнях в оригинал.
A (jo»*” »j£*km-£-2,' " ’ko) / V
- £ .................. ко>ехр<-1Гкт-11-Г'”"г’' £ У гР)
кт-г-г° р=0
Этот перевод можно наглядно объяснить с помощью рисунка 1. 
’^ £-1J0>
остаток для решения P^ (r>N)
m
K(r,N) = Z Pp (r,N) = (N-l)
£=1  ^ r 1
k km- £ о
Рис. 1.: Изображение остатка для решения при последовательном
переводе.
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После перевода изображения с уровня £ на уровень £ + 1  
остается некоторый остаток для решения p(r,N).
Параллелизация быстрого преобразования Фурье состоит в 
предоставлении слагаемых из уравнения /*+/. С параллелизацией 
связаны два требования.
1. Количество T /N, г/ выполняемых операций должно быть 
малым.
2. Перевод изображения в оригинал должен осуществляться, 
по возможности, только на немногих уровнениях.
Поскольку N, как принималось, определяется внешними уело 
виями, базис чисел быстрого преобразования Фурье должен вы­
полнить требования вариации г. Оба требования находятся в 
противоречии друг к другу, как видно из рисунка 2.
Рис. 2.: Изображение функции T(r,N) и K(r,N)
Определение оптимального г производится через минимум 
произведения количества выполняемых операций и количества 
уровней решения относительно г.
F(r,N) = T(r,N)K(r,N) = N y--' ч , N = ÀN£ NOlr-l)l r O n
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Частное производное F(r,H) на г достигает минимум при 
г = 4,4.
Э? F(r,N) - Nc
r((r-2H г - (r-D)n = О
(r-i)za nr)-
4,4
Эта картина представлена на рис 3.
Рис. 3.: Изображение функции F(r,N)/NQ и функции качества п(г)
Функция качества указывает, в какой мере с увеличением 
базиса осуществляется сокращение времени выполнения.
Рис. 3 еще раз наглядно показывает, что параллелизация 
последовательного алгоритма - в данном случае алгоритма быст­
рого преобразования Фурье - повышает количество вычислительных 
операций, а также открывает возможность одновременно выполнять 
большое количество операций. Таким образом, в конечном итоге 
еще получается увеличение пропускной способности.
Пусть для реализации параллелизированного быстрого преоб­
разования Фурье служит мультипроцессорная система Tnna"Master- 
Slave". Выбором г = 4 определяется количество "Slave" - про­
цессоров, равное 4.
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Вычисление слагаемых происходит параллельно автономными 
процессорами Р по Р3 . В начале вычисления "Master" - про­
цессор Р передает всем процессорам через общую шину в изоб­
ражение уровня представляющееся частично модифицированным изоб 
ражением, которое должно быть последовательно переведено в 
оригинал X. Каждому "Slave" - процессору следует индекс 
= 0 , 1 , 2 , 3 . Каждый "Slave" - процессор производит частичную 
актуализацию переданного изображения.
После вычисления слагаемых "Slave" - процессорами 
"Master" - процессор осуществляет их сложение и заменяет в 
сумме позицию через j . Таким образом получается изображе­
ние уровня л+1 , которое по приведенному алгоритму после­
довательно переводится в оригинал X. Перевод закончен, когда 
последний аргумент актуализирован. После этого оригинал за­
писывается в главную память. Новая пара значений вводится и 
в "Master" - процессор.
Рис. 4.: Многопроцессорная система для вычисления параллелизи 
рованного Быстрого преобразования Фурье.
В следующем обсуждается вопрос выбора оптимального коли­
чества процессоров в мультипроцессорной системе для обработки 
параллелизированных последовательных программ.
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Пусть имеется последовательная программа R, разлагаемая 
в произвольное множество программных отрезков.
R = { 1 £ j < Р
Отрезок Р программы состоит из множества операторов.
JP = {Lf} = { Jf j,..., Jf JfK }, 1 < i < K.
j J
Под оператором здесь понимается сопоставитель в форме арифме­
тической команды.
■f • 1 = {Jf,
Оператор выполянется, применяя множество i f . первич­
ных входных переменных, множество M+i промежуточных пере­менных /как элементы множества результатов соседних операто­




1. Как различные операторы внутри отрезка программ Jp , так 
и соседние отрезки программы ир внутри р , имеют об­
щи-0 входные переменные.
2. Результаты соседних отрезков программы Jp могут бытьjвходными переменными отрезка TJP программы .







Приняв во внимание заранее оговоренные условия, произволь­
но сепарируемая программа точно тогда параллелизируется, если 
выполняются следующие условия:
1. Промежуточные переменные действительны только для прикреп­
ленного к ним отрезка программы, т.е. имеется автономия.
2. Промежуточные переменные отрезка программы j не тождест­
венны с множеством переменных программы R .
3. Результаты отрезков программ действительны для своих от­
резков программ и не являются тождественными. Ramamorthy
На этих предпосылках основывается тоже алгоритм параллелиза- 
ции.
На симпозиуме "Euromicro" - 1976 г. Kober /Siemens - А6/
в интересном докладе /2/ представил относительную оценку вре­
мени последовательной и параллельной обработки программы. На 
основе этой оценки в следующем хочется показать, что для МПС 
существует оптимальное, т.е. не эффективно расширяемое коли­
чество процессоров для обработки параллелизированных последо­
вательных программ.
Пусть, следуя Коберу, время последовательной обработки 




тичных программ р на среднее время обработки тау для од­
ной частичной программы,




у = количество процессоров в МПС 
а = средняя степень загрузки одного процессора в 
автономной фазе
т = длительность фазы управления /представлениеР управляющих информаций/
т = время обмена данными для одного процессора.СМ
В выражении для т характерно, что растущее числоpar •
процессоров потенциально влияет на уменьшение времени обработ 
ки программ, но в то же время и повышается длина фазы обмена 
данными системы.
Для наглядного пояснения отношений пусть принимается МПС 
у которой
у = 3 процессора.
В этой системе должна обрабатываться программа состоя­
щая из
р = 9 отрезок программ.
Один отрезок программы в среднем состоит из 35 алгебраи­
ческих операций и 3 стандартных функций. Длина слова - 24 би­
та. Операции осуществляются в арифметике с плавающей запятой. 
Продолжительность фаз управления обмена данными предполагает­
ся в 10 мсек. Степень загрузки одного процессора - 80%,
Tav = 250 мс.
Отношение R между т и т Л выражает уменеьшерЗ.Г • S6CJ .
ние времени обработки программ при параллелизации последова­
тельной программы.
2 2 8
На основании преобладания — ~ о,42 т Ра ’СМ , , , -2И — s—  ~ 1,4*10 , к = р/у
над р т 4,5. Ю  3av
к Тav
ДЛЯ R действительно следующее приближение:
R у*а(у) ’  ^ к
В этом приближении для R далее учитывается дополнительная зави­
симость степени загрузки а от количества процессоров. Естест­
венно ожидается, что при увеличении количества процессоров на 
основании ситуации конфликтов или состояний ожидания в систе­
ме убывает степень загрузки а . Но это приведет к увеличе­
нию от R , что качественно представлено на рис. 5.
Названные состояния ожидания могут быть обусловлены сис­
темными или программными причинами, вызванными, например, не­
подходящей параллелизацией программы. Без ограничения общедей- 
ствительности в следующим предполагается, что программа r 
была оптимально разделена на программные отрезки. Отклонения 
от этого подтверждают следующие высказывания.
r
а(у)
Рис. 5.: Зависимость производительности пронес ■•сто1 от общего 
количества процессоре? ? системе.
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С предполагаемой степенью згрузки а уже для у = 2 по 
лучается значительное уменьшение времени обработки программ. 
Эта черта затеряется при дальнейшем увеличении у . Для у 
меньше уо - где у0 является критическим количеством про­
цессоров - степень загрузки существует независимо от а. Зави 
симость для у больше у становится наличным за счет а .
Обобщая, ход а(у) имеет следующие причины:
- образование очереди во время обслуживания ресурсов;
- конечная пропускная способность каналов;
- возможное появление аварий в управлении, приводящих к блоки 
ровке всей системы;
- гетерогенное распределение приоритетов.
Заключение
Цены на микропроцессоры на мировом рынке снижаются. В 
данном докладе хотелось показать, что несмотря на это нет 
смысла превышать критическое количество установленных микро­
процессоров в мультипроцессорной системе.
Причинами для этого являются:
- системные ограничения
- т.е. способность организации операционной системы прямо за­
висит от количества организуемых ресурсов, которые неизбеж­
но должны быть в состоянии ожидания, если они представляют 
собой сверхкритическое количество.
- алгоритмические или программные ограничения
имеется ввиду, что эффективность обработки зависит от воз­
можностей степени параллелизации.
Общая теория названных ограничений еще не существует. 
Подходы к такой теории возникают скорее всего из первого огра 
ничения, чем из второго, которое более глобальное. Кроме этих 
предположений тоже на основании надежности существуют сомне­
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ния в большом количестве установленных процессоров в мульти­
процессорной системе. Здесь имеется ввиду, что не принимая 
особые структурные мероприятия, надежность уменьшается при уве­
личении количества оборудования.
Конкретные высказывания о воросе количественной оптимиза­
ции многопроцессорных систем могут быть только результатом 
взаимодействия теоретических и экспериментальных исследований, 
что существенно зависит от степени зрелости промышленности 
изготовления интегральных схем. Здесь хотелось только показать 
и наглядно пояснить этот вопрос.
Цель настоящего доклада состояла в том, чтобы указать на 
данную проблему и наглядно обрисовать ее.
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Отличительными чертами мультипроцессорных систем /МПС/ 
являются следующие:
- содержат два и больше процессоров со сравнимой произво­
дительностью;
- процессоры совместимо используют оперативную память, 
каналы и внешние устройства;
- МПС управляется общей операционной системой / О С / , обес­
печивая взаимодействие процессоров и их программ на 
уровне задания, шага задания и процессоров.
Для МПС, построенных на микропроцессорах, относительно высокая 
стоимость внешних устройств по сравнению со стоимостью процес­
соров требует
- обеспечения возможности параллельной работы одновремен­
но всех внешних устройств.
Это требование можно удовлетворить построением автономного ка­
нала /мультиплексного или селекторного/ для каждого внешнего 
устройства.
Основными задачами ядра ОС в МПС /рис. 1/ является орга­
низация взаимодействия процессоров и распределение ресурсов 
между ними. Ядро является узким местом, т.к., будучи централь­
ным ресурсом системы, его услугами пользуются все остальные 
ресурсы. Это приводит к необходимости свести до минимума те 
функции, которые сосредоточены в ядре.
2 3 4
Рис.1. Структура процедур ядра
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Структура процессов
Под процессом понимаем последовательность действий при 
выполнении команд некоторой программы или подпрограммы /фор­
мальное определение процесса смотри в 1 /. При решении зада­
ний пользователей в МПС процессы образуют древовидную структу­
ру /рис. 2/.
Рис. 2. Структура процессов задания.
В такой структуре возможны два вида связей между процес­
сами :
а/ старший - младший, б/ параллельный.
Для связи "старший - младший" /напр., РЗ и Рб на рис. 2.а/ 
характерно, что старший процесс, создав младший, блокируется 
до окончания действия младшего. По этой причине только нижние, 
свободные ветви /процессы/ дерева могут быть активными, т.е. 
выполняться на центральных или канальных процессорах.
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Младшие процессоры, исходящие от общего старшего,, называ­
ются параллельными. Из них одни создается старшим, а осталь­
ные генерируют друг друга. Параллельные процессы действуют 
независимо друг от друга, кроме случая синхронизации. Напри­
мер, на рис. 2.а синхронизация между РА и Р5 означает, что 
процесс РА блокируется перед командой "х" , пока процесс Р5 
не выполнил команду "у" .
Построение дерева динамически меняется, поскольку в ходе 
выполнения некоторые процессы заканчиваются, а другие создают­
ся /сравни рис. 2.а и 2.6, показывающие два последовательных 
момента в жизни данного задания/. В МПС в каждый момент време­
ни присутствует столько таких древовидных структур, сколько 
заданий пользователей обрабатывается в системе.
Состояние процессов
В круг ресурсов системы, кроме физических /процессор, 
память, внешние устройства/, включаем и программные ресурсы, 
т.е. общедоступные подпрограммы, например, модули ОС. Пользова 
тели тоже имеют право создать общедоступные подпрограммы.
Имея в виду вышеописанное обстоятельство, для процессов 
определим три взаимоисключающих состояния: активное, готовое 
и блокированное. Процесс активный , если выполняется на про­
цессоре /центральном или канальном/. Готовый процесс ждет осво 
бождения нужного физического ресурса. Процесс находится в 
блокированном состоянии в следующих случаях: а/ имеет один
или несколько младших, б/ хочет создать младший или параллель 
ный процесс, но тот занят, в/ ждет синхронизацию от параллель 
ного процесса.
Построение ядра /рис. I/
Связь между активными процессами и ядром обеспечивается 
через традиционную систему прерываний. Число возможных преры­
ваний большое, но процедурой "декодирование прерываний" они 
сводятся к пяти основным запросам /А-Д/, которые обрабатывают-
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ся соответствующими процедурами ядра:
А - НАЧАТЬ ПРОЦЕСС - процесс Р1 хочет создать процесс Р2, кото­
рый будет младший /МЛ/ или параллельный 
/ПЛ/.
Б - ЗАКОНЧИТЬ ПРОЦЕСС - процесс Р2 заканчивается, необходимо
уничтожить его взаимосвязи с другими про­
цессами и освободить его ресурсы.
В - НАЧАТЬ ВВ - процесс Р1 хочет начать ввод-вывод на внешнем
устройстве У.
Г - ЗАКОНЧИТЬ ВВ - процесс Р2 хочет закончить ввод-вывод на
внешнем устройстве У.
Д - СИНХРОНИЗИРОВАТЬ - процесс Р1 хочет производить операцию
"проверить семафор" - операция П /С/ или 
операцию "увеличить значение семафора" - 
операция Д /С/. Этот запрос может полу­
чить аппаратную реализацию и в этом слу­
чае не входит в ядро. В то же время можно 
представить себе более сложные функции 
синхронизации, которые требуют програм­
мную реализацию в ядре с2] .
В дальнейшем сосредоточим внимание на процедурах А-Г. 
Процедуры "запрет входа в ядро", "запоминание состояния прер­
ванного процесса", "декодирование прерывания", "разрешение 
входа" и "передача управления" реализуются в соответствии с 
возможностями данной МПС. Процедура "распределение свободных 
процессов" содержит выбор из списка процессов, готовых занять 
процессор, и алгоритмически не отличается от процедуры "ЗАКОН­
ЧИТЬ ПРОЦЕСС".
Структура данных ядра
Данные, описывающие процессы и ресурсы образуют три спис­
ка: список физических ресурсов /СФ/, список программных ресур­
сов /СП/ и список процессов /СР/. СФ и СП являются линейными
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списками, создаются и заполняются при генерировании Супервизо­
ра. Список СП является ценным списком и заполняется ОС /ядром/ 
в ходе решения заданий пользователей. Ниже показано содержание 
одного элемента из каждого списка.
СФ - список физических ресурсов
1 - имя /тип/ ресурса /Ф./
2 - имя процесса, занимающего Ф1
ресурс /Рj/ Ф2
3 - указатель на список в гото­
вых процессах /СГ / Ф±//
4 - замок ресурса /3/Ф±// Ф.
5 - число свободных ресурсов
типа Ф
12 3 4 5
СП - список программных ресурсов
1 - имя модуля /П./
2 - имя процесса, образованного
из данного модуля /Рj /
3 - указатель на список блокиро­
ванных процессов /СБ/П±//
4 - ключ модуля /КДП//
5 - число процессов, образован­
ных из данного модуля П±
П1
П2
П.1 1. 2 3 4 5
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СП - список процессов
1 - имя процесса /Р./
2 - имя модуля из СП Р1
3 - имя старшего /Pi/CT// Р2
4 - имя младшего / ? ^ / Ш / /
или имя ресурса / ? ^ / Ф / /
5 - указатель на параллельный
процесс Р±
6 - указатель в списке СГ или
СБ /готовый или блокированный/
7 - ключ процесса /K/Pi//
8 - описание процесса: приоритет,
адрес, имя задания, програм­
мный счетчик
ЗАМЕЧАНИЯ:
1/ Если элемент списка СФ описывает несколько одинаковых ре­
сурсов, то ячейка 2 данного элемента не используется.
2/ Если элемент списка СП списывает модуль, из которого можно 
создать не один, а больше процессов, то ячейка 2 данного 
элемента не используется.
3/ Элемент списка СП называется документом процесса. Документ 
заполняется при создании процесса и стирается при его окон­
чании.
Изображение взаимосвязей в списках
Список СР отражает взаимосвязи /старший-младший, парал­
лельный/ и состояние /активный, готовый, блокированный/ про­
цессов системы. На рис. 3 показан СР и в нем изображен пример 
взаимосвязи процессов с рисунка 2.а . На рис. Ч показаны спис­
ки СФ, СП и СР и изображены взаимосвязи между процессами и 
ресурсами /физическими и программными/.
1 2 3 ^ 5 6 7 8
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„нс. 4. lis обращение взаимосвязей процессов и ресурсов 
в списках Су ,С? и С. .
Рис ИЗ. Изображение взаимосвязей процессов в списке СР
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Выход
Рис.5 Блок схема алгоритмов НАЧАТЬ ПРОЦЕСС и ЗАКОНЧИТЬ
ПРОЦЕСС
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Рис. 6 . Блок-схема процедур НАЧАТЬ ЗВ и ЗАКОНЧИТЬ ВВ
2 4 3
Блок-схема некоторых процедур ядра
На рис. 5 и 6. показаны четыре алгоритма ядра:
НАЧАТЬ ПРОЦЕСС, ЗАКОНЧИТЬ ПРОЦЕСС, НАЧАТЬ ВВ, ЗАКОНЧИТЬ ВВ.
Объяснения некоторых выражений /макрокоманд/:
СОЗДАТЬ - создать документ для указанного процесса.
УДАЛИТЬ - удалить документ указанного процесса.
СВЯЗАТЬ - отметить указанную связь /МЛ, СТ, ПЛ или Ф/ между
двумя процессами /процессом и ресурсом/ в документе 
первого процесса.
РАЗВЯЗАТЬ - взаимосвязь между процессами /процессом и ресур­
сом/ стереть в документе обоих.
ВКЛЮЧИТЬ - включить процесс в указанный список /СГ, СБ или 
параллельный/.
ИСКЛЮЧИТЬ - исключить процесс из указанного списка.
ВЫБРАТЬ - выбрать следующий процесс из указанного списка. 
ОШИБКА - создать процесс анализа ошибки.
Выводы
1/ Описанное ядро ОС реализует
- сложные взаимосвязи между процессами,
- синхронизацию между параллельными процессами,
- динамическое распределение физических ресурсов, осуще­
ствляя "взаимное исключение " в состязании процессов за 
ресурсы.
2/ Списковая структура данных ядра с применением ассоциативно­
го метода организации памяти позволяет осуществить эффектив­
ный поиск требуемых данных.
3/ Процедуры ядра состоят из небольшого числа простых макроко­
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CASSETTE MEMEORY FOR DATA STORAGE CONTROLLED BY MICROPROCESSOR
J. moudrí
L. JAKUS
Institute of Physics, Czechoslovak Academy of Sciences
Prague, Czechoslovakia
SUMMARY
The use of the microprocessor (MP) Intel 8080 as a control 
element for a cassette memory (CM) unit type PK-1, is described 
in the paper. The MP controls all the mechanical functions of 
the CM unit as well as the input and the output of data.
1. THE PURPOSE OF THE DEVICE
Devices using magnetic media as means of data storage have 
become more and more common in recent years. They have some 
better properties than paper tape (p t ) devices, e.g. possibility 
of repetitive storage, higher speed and capacity, more reliable 
and less noisy work and they need less intervention by an opera- 
tor during their work. On the other hand, because of a constant 
speed, the magnetic media need the data to be transferred syn­
chronously while the data to be stored may be generated asynchro­
nously. That is why we have decided to build up an interface 
enabling the storing/reading of digital information in/form a 
magnetic cassette in an asynchronous mode of work. The interface 
will enable the CM to be connected directly to any device normaly 
working with a PT reader type FS 1500 (ZPA, Czechoslovakia) or a 
PT puncher type PE 1500 (Facit, Sweden).
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2. TECHNICAL DATA OF THE ELEMENTS
The CM unit type PK-1 (Meramat, Poland) is used as a cassette 
tape drive. The electronics for motor drive control and for 
writing and reading data are part of the unit. All the control 
and data signals are in TTL levels. The dual gap (read-after- 
-write) head enables the written data to be checked during writ­
ing.








-Control signals from PK-1:
READY (cassette in, motors running)
EOT (end of tape)
WRITE ENABLE
SIDE A /В (not used in our case)
The recording meets the ECMA-34/ISO-3407 standards. It is phase 
encoded and there are two tracks on the tape. The information 
is divided into blocks, 32-2048 bits each. The nominal interblock 
gap is 20 mm.
The Intel 8080 MP operates on 8 bit words with an average instruc­
tion time of 8 ys approximately. 1024 words PROM and 768 words 
RAM are used of possible 64000 words memory.
The program for controlling the MP is stored in PROM, while RAM 
is used for variables and as a cassette buffer (2blocks).
The data is transferred from/to a cassette via an Intel 8251 
Communication Interface working in synchronous mode. The external 
data go through an Intel 8255 Peripheral Interface. The other 
signals go via Intel 8212 I/O Ports.
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3. SPECIAL ELECTRONICS
Phase encoding is a synchronous recording method, in which 
"zeros" and "ones" are defined by opposite flux transitions.
An additional flux transition must be placed between two iden­
tical bits, to establish the proper coding.
The serial data of 8251 are level coded. So, special circuits 
must be built up between the 8251 and the read/write head to 
convert the serial data of the 8251 to phase encoded mode or 
vice versa.
The EOT signal from the CM unit is a pulse (10 ms) approximately 
50 cm before the end of the tape. For the sake of simplicity of 
the program, this signal is only checked for at the end of a 
block, i.e. each 1 s. Instead of EOT an EOTMEM latch signal is 
used by the MP. The EOTMEM is set by the trailing edge of the 
EOT and is cleared on reading by the MP.
If the information read is not in order (e.g. due to impurities 
on the tape), it is desirable to return the tape and to read or 
- in a case of recording - to write the block once more. This 
is made possible by the checking of an EOB (end of block) signal. 
The EOB will be generated after not finding at least 3 bits of 
serial information on some 2 mm of the tape (the tape is erased 
in the interblock gaps), and it will be cleared on leading it by 
the MP.
4. DRIVE CONTROL
Almost all the functions of the CM unit (all the same CM being 
on-line or off-line) are controlled by the MP. Switching on/off 
and loading/unloading the cassette has to be carried out manu­
ally .
After the device has been switched on, a program waiting for 
the loading of the cassette is run in the MP. Once this
is done the MP begins to control all the activity of the device. 
Unlqading the cassette is only possible when the motors have 
been switched off, which would happen if no command comes within 
5 s.
The MP accepts the external commands (CM on-line) "read" (read 
a word) or "write" (write a word). Other commands are generated 




FILE NO XX two decades selector
The role of the MANUAL/EXTERNAL switch is to control which com­
mands will be accepted by an MP. At the same time, the EXTERNAL 
position blocks the unloading of the cassette.
The other control elements enable required data on the tape to 
be found.
The capacity of one side of the cassette is approximately 
250000 words and it will generally be composed of more than 
one file of information. The files are supposed to be numbered 
from 1 to 99. They are separated one from the other by a special 
block, called a tape mark (TM).
When using a CM instead of a PT device we note that the device 
to which the CM is connected is not intended to have the ability 
to close the information file by a TM; the WRITE TM push-button 
allows us to do it manually.
When reading data from a PT, it is assumed that the punched 
tape is so loaded that the data to be read is what is required. 
The beginning of a proper file on a cassette is set up by pushing 
the FIND FILE push-button after setting a proper file number by 
the FILE NO XX selector. Then the MP reads the XX value and 
starts moving the tape fast in the corresponding direction. The 
TM-s are counted during the motion, and the motion is stopped
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at the proper information file.
Finding the file during the fast motion of a tape is not a 
simple task. The speed of the tape varies in range 1 to 15 when 
accelerating from normal to fast speed and the phase decoding 
electronics of a CM unit will nobwork well. The normal method 
of data decoding would not be reliable enough and we have decided 
to try another method of TM detection which seems to be more 
promising.
The fact is that the number of flux transitions of phase encoded 
records is smaller at a TM than at any other block. So, when 
looking for a TM, only the number of flux transitions need be 
counted in the interval of 1 - 4 ms. If this number is equal to 
zero, the read head is just in the interblock gap; then the num­
ber of all the actual transitions previously detected corresponds 
to the previously read block. If this number is equal to the 
number of transitions in a TM block record, then the last block 
detected had to be TM.
We note that the TM detection time interval must be smaller than 
half of the interblock time at the maximum speed of tape. Then 
it would be possible to detect no flux transitions during the 
interblock reading at least once. At the same time, the TM 
detection time must be greater than one bit time at a normal 
speed, so as to find some actual transitions during the block 
reading.
During operation the MP checks for a proper timing of all the 
signals and for legality of commands. This is a necessity to 
some extent, but also more reliable operation of a CM device may 
be ensured in this way. If an error occurs, the tape motion is 
stopped and the error code is shown on a simple display. After 
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